ダイナミック電圧センス手法を用いた高速・低消費電力FIFO

スポンサーリンク

概要

• 論文の詳細を見る

• 映像処理LSIのコアとして、ダミーメモリセルを用いてダイナミックにビット線電圧を差動アンプでセンスする方式(DVS方式)のFIFOを開発した。DVS方式を採用することで、ワード数2K程度ならば電源電圧3V,動作周波数100MHz以上を最小寸法のメモリセルで達成することが可能となった。また、本FlFOでは仕様に合わせて更に消費電力を最適化する機能として、消費電力最適化機能とアドレス信号保持機能を採用した。以上のアーキテクチャを用いたFIFO (8ビット1152ワード)を、0.5μm1ポリシリコン2アルミCMOSプロセスを用いて試作した結果、消費電力19mW(@100MHz),チップサイズ1.28×1.02mm^2という小面積・低消費電力な高速FIFOが実現できた。

• 社団法人電子情報通信学会の論文
• 1995-10-20

著者

• 網城 啓之

  三菱電機 (株) ULSI開発研究所

• 今村 幸永

  三菱電機エンジニアリング株式会社

• 岡田 圭介

  三菱電気(株) システムlsi開発研究所

• 矢沢 弥亘

  三菱電気(株) システムLSI開発研究所

• 細谷 史郎

  三菱電気(株) システムLSI開発研究所

• 網城 啓之

  三菱電気(株) ULSI開発研究所

• 今村 幸永

  三菱電機エンジニアリング (株) Lsi設計センター

関連論文

• 遅延駆動手法を用いた350MS/s 3.3V 8bit CMOS D/Aコンバータ
• MPEG2動き検出LSI
• MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
• 第2世代MUSEデコーダ用出力処理LSIの開発
• 集中型ブースアーキテクチャを持つ128タップFIRフィルタ
• ダイナミック電圧センス手法を用いた高速・低消費電力FIFO

スポンサーリンク