第2世代MUSEデコーダ用出力処理LSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
第1世代MUSEデコーダにおける逆マトリクス変換,時間軸伸長処理,y補正処理用LSIを1チップに集積しつつ,さらに2次元の輪郭補正機能とバウンダリスキャン機能を新たに設けた出力処理LSIを開発した。これにより,総トランジスタ数は280k,チップサイド10.65mmx8.46mmと規模が大きくなり,消費電力が問題となった.これに対し,処理アルゴリズムの見直し,パワーカット機能の追加,ラインメモリのフルカスタム設計,加算器の最適設計により,900mWの低消費電力を実現したのでその詳細を述べる.
- 社団法人電子情報通信学会の論文
- 1993-10-22
著者
-
増田 真一
三菱電機エンジニアリング(株)
-
細谷 史郎
三菱電機株式会社 情報技術総合研究所
-
岡田 圭介
三菱電機株式会社lsi研究所
-
矢沢 弥亘
三菱電機株式会社
-
松尾 奈津子
三菱電機株式会社
-
上田 敏博
三菱電機株式会社
-
林 智樹
三菱電機株式会社
-
今村 幸永
三菱電機エンジニアリング株式会社
-
岡田 圭介
三菱電気(株) システムlsi開発研究所
-
今村 幸永
三菱電機エンジニアリング (株) Lsi設計センター
関連論文
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- メモリバスSystemCモデルを用いたバスのバッファ評価(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- メモリバスSystemCモデルを用いたバスのバッファ評価(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- メモリバスSystemCモデルを用いたバスのバッファ評価(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- MPEG2動き検出LSI
- C-12-3 ピン接続アダプタを用いたメモリバスのSystemCモデル(C-12. 集積回路A(設計・テスト・実装技術), エレクトロニクス2)
- メディアプロセッサコアPPの低消費電力化
- メディアプロセッサコアPPの低消費電力化
- MPEG2対応動き検出LSI(ME2)(1) : アーキテクチャ概要
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- 第2世代MUSEデコーダ用出力処理LSIの開発
- ダイナミック電圧センス手法を用いた高速・低消費電力FIFO
- ISSCC'90