メディアプロセッサコアPPの低消費電力化
スポンサーリンク
概要
- 論文の詳細を見る
急速に広がりつつあるMPEG-4市場に対応するべく、MPEG-4及びH.26Xを主なターゲットとした高機能低消費電力メディアプロセッサコアPPを開発し、これをTV電話用LSIに搭載した。今回携帯機への搭載を考慮し、本コアの更なる低消費電力化を試みた。論理合成の際にPower Compilerを用いる事によってクロックゲーアィングや回路の最適化を行い、CIFサイズ15frame/sの符号化腹号に260mW消費していた回路を150mWと40%以上削減する事が出来た。
- 社団法人電子情報通信学会の論文
- 2002-03-01
著者
-
亀丸 敏久
三菱電機株式会社情報技術総合研究所
-
佐藤 英徳
三菱電機株式会社情報技術総合研究所
-
飯田 博之
三菱電機株式会社情報通信システム開発センター
-
岡田 圭介
(株)ルネサステクノロジー製品技術本部
-
岡田 圭介
三菱電機株式会社lsi研究所
-
近藤 省造
三菱電機株式会社情報技術総合研究所
-
佐藤 英徳
三菱電機(株)情報技術総合研究所
-
亀丸 敏久
三菱電機株式会社情報通信システム開発センター
-
亀丸 敏久
三菱電機株式会社
-
近藤 省造
三菱電機 情報技総研
関連論文
- C-12-6 マルチスタンダードHDTVビデオデコーダコアの開発(C-12.集積回路,一般セッション)
- MPEG-2準拠スケーラブル画像符号化LSIの開発
- B-5-107 UHF帯RFID干渉回避策に関する検討(1) : 同時利用における問題点(B-5. 無線通信システムA(移動通信), 通信1)
- UHF帯電子タグシステムにおけるシステム間干渉問題
- レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- 遅延駆動手法を用いた350MS/s 3.3V 8bit CMOS D/Aコンバータ
- システムVLSI搭載用10bit, 20MS/s, 3V単一電源CMOS A/Dコンバータ
- 差動電圧/ディジタル変換回路を用いた10-bit 50MS/s 800mW A/Dコンバータ
- D-11-21 量子化閾値処理アルゴリズムに関する一検討
- 携帯型422P@HLエンコーダシステム対応64Mbit-DRAM内蔵1チップMPEG-24 22P@MLエンコーダLSIの開発 (「VLSI一般」)
- MPEG2 422P@ML準拠コーデックの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- UHF帯RFIDにおける遅延の影響と対策
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- 利用者の視聴履歴に基づくTV番組推薦システムの検討
- B-5-111 UHF帯RFID干渉回避策に関する検討(5) : 干渉回避方式の提案(B-5. 無線通信システムA(移動通信), 通信1)
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- メディアプロセッサコアPPの低消費電力化
- 1チップH.32xマルチメディア通信LSI
- 第2世代MUSEデコーダ用出力処理LSIの開発
- D-11-155 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化LSI
- UHF帯RFIDにおけるセキュリティ対策(システムオンシリコン,RFID技術及び一般)
- 多値QAMディジタル復調LSIの開発 (マルチメディア・通信用LSIおよびDSP)
- 集中型ブースアーキテクチャを持つ128タップFIRフィルタ
- 映像伝送用高性能ディジタルフィルタのVLSI化設計
- ディジタル映像伝送向け高性能乗算器の設計
- SA-1-4 高性能ビデオプロセッサにおける低消費電力設計手法
- 高性能ビデオプロセッサコアアーキテクチャの開発(2) : 行列演算エンジン
- 高性能ビデオプロセッサコアアーキテクチャの開発(1) : アーキテクチャ概要
- チップ内ビデオバスアーキテクチャの検討
- 高画質対応MPEG2動き検出LSI(ME3)の開発(3) : デュアルアレイアーキテクチャー
- 見積りシステムにおける表操作機能
- Blu-ray対応マルチスタンダードビデオデコーダコアの開発 (コンシューマエレクトロニクス マルチメディアストレージ)
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- UHF帯RFID装置とシステム事例
- UHF帯RFIDシステムの高速移動体への適用検討(RFID技術,システムオンシリコン,RFID技術及び一般)
- タイムスロット方式における輻輳制御アルゴリズムに関する検討(システムオンシリコン,RFID技術及び一般)
- 自然言語インターフェースのための構文解析用ツールの試作
- 対話モデルに基づいたプラン管理機能
- 目的指向型対話システムにおける対話制御方式
- 対話システムにおけるプラン説明文の生成
- CESP言語実証評価のための回路部品検索支援システムの開発
- 設計と試験を統合的に支援する知的CAD/CATシステム
- ISSCC'90
- D-6-1 データ再配置後の性能評価技術(D-6.コンピュータシステムA(アーキテクチャ))