高性能ビデオプロセッサコアアーキテクチャの開発(2) : 行列演算エンジン
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2000-03-07
著者
-
鈴木 弘一
三菱電機(株)情報技術総合研究所
-
軽部 文利
三菱電機株式会社情報技術総合研究所
-
飯田 博之
三菱電機株式会社情報通信システム開発センター
-
鈴木 弘一
三菱電機株式会社系統変電・交通システム事業所
-
亀丸 敏久
情報通信システム開発センター
-
飯田 博之
情報通信システム開発センター
-
亀丸 敏久
三菱電機株式会社情報通信システム開発センター
-
鈴木 弘一
三菱電機株式会社情報技術総合研究所
関連論文
- D-11-21 量子化閾値処理アルゴリズムに関する一検討
- D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
- 高画質対応MPEG2動き検出LSI(ME3)の開発
- 高出力・高ビーム品質色素レーザー開発
- 大口径CVL発振器の開発
- D-11-117 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : ビデオ部動作管理方式
- D-11-116 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : チップ評価手法
- D-11-115 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : 検証手法
- D-11-114 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : アーキテクチャ概要
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- メディアプロセッサコアPPの低消費電力化
- メディアプロセッサコアPPの低消費電力化
- SA-1-4 高性能ビデオプロセッサにおける低消費電力設計手法
- 高性能ビデオプロセッサコアアーキテクチャの開発(2) : 行列演算エンジン
- 高性能ビデオプロセッサコアアーキテクチャの開発(1) : アーキテクチャ概要
- チップ内ビデオバスアーキテクチャの検討
- 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発
- 高画質対応MPEG2動き検出LSI(ME3)の開発(3) : デュアルアレイアーキテクチャー
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- メディアプロセッサの動作情報に基づく低消費電力エンハンス手法 : 機能シミュレータによるプロファイル情報の活用による低電力化事例
- C-12-2 クロスバー型バスの高性能化に関する検討(C-12.集積回路,一般セッション)
- 半導体方式パルサ駆動の銅蒸気レーザ多段増幅装置の開発
- A-3-6 可変ポイントFFT回路の検討(A-3.VLSI設計技術,一般セッション)