D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1999-03-08
著者
-
原田 亜矢子
三菱電機株式会社情報技術総合研究所
-
原田 亞矢子
三菱電機株式会社 情報技術総合研究所
-
浅野 研一
三菱電機株式会社情報技術総合研究所
-
原田 亜矢子
三菱電機株式会社 情報技術総合研究所
-
吉本 雅彦
三菱電機株式会社システムLSI開発研究所
-
服部 伸一
三菱電機株式会社情報技術総合研究所
-
服部 信一
三菱電機株式会社 情報技術総合研究所
-
軽部 文利
三菱電機株式会社情報技術総合研究所
-
吉本 雅彦
三菱電機株式会社情報技術総合研究所
-
吉本 雅彦
三菱電機株式会社lsi研究所
関連論文
- H.264/AVC High422P@L4.1対応1チップHDTVエンコーダLSIの開発(デジタル放送・デジタル設備,および一般)
- H.264/AVC High422P@L4.1 対応1チップHDTVエンコーダLSIの開発
- D-11-74 HDTV 高圧縮符号化前処理検証装置によるモード選択制御の検討
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
- MPEG2メインプロファイルメインレベルビデオデコーダLSI
- C-12-53 相変化不揮発性メモリセルの設計と特性評価
- MPEG2ビデオデコーダLSIにおけるDRAMインタフェース
- MPEG-2準拠スケーラブル画像符号化LSIの開発
- デジタル放送向け動画像符号化における低遅延化技術の開発と性能評価
- D-11-44 低遅延機能を搭載したMPEG-2 HDTVエンコーダの実現(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-11 フィールド構造における動きベクトル選択の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-10 低遅延を考慮した画質改善方式の一検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-55 MPEG-2 HDTVエンコーダの低遅延化アーキテクチャの検討(D-11.画像工学C(画像通信・応用システム),一般講演)
- D-11-17 遅延を考慮した情報発生変動量制限下における符号化構造の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-16 低遅延を考慮したシーンチェンジ制御方式の検討(D-11.画像工学A(画像基礎・符号化),一般講演)
- D-11-45 MPEG-2コーデックにおける低遅延化の一考察(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-26 低遅延機能を搭載したMPEG-2エンコーダFPGAの一検討(D-11. 画像工学A(画像基礎・符号化), 情報・システム2)
- D-11-21 量子化閾値処理アルゴリズムに関する一検討
- D-11-54 疑似2パスを用いたMPEG-2ビデオ符号化におけるVBR制御方式の検討
- 区域的固定ビットレート符号化における符号量制御とビデオストリームバッファの関係
- D-11-158 MPEG-2 422@HL エンコーダチップセットの開発 : 評価手法
- ディジタル放送用SDTVコーデックの検討
- SNGコ-デック (特集"ディジタル放送を支える先端技術″)
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- MPEG2応用映像伝送システム (特集"マルチメディア社会を支える先端技術")
- H.264/AVC High422P@L4.1対応1チップHDTVエンコーダLSIの開発
- 4)ディジタルSNGシステム用ビデオコーデック(無線・光伝送研究会)
- ディジタルSNGシステム用ビデオコーデック
- プロセスばらつきを考慮したNoCアーキテクチャの検討
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- 高画質制御を考慮したMPEG-2 422@HLエンコーダチップセットの開発
- D-11-157 MPEG-2 422@HL エンコーダチップセットの開発 : 高画質化手法
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発
- AI-1-8 ディペンダブルメモリへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- C-12-29 ゲノム情報解析のための高速ホモロジー検索回路
- MPEG2/LSI の技術動向と展望
- CCIR601対応のハーフペル精度動きベクトル検出LSI
- ネットワーク型マイクロホンアレイ間のデータ集約による音声信号ビームフォーミング(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作 : 画像応用
- 5)国際標準化対応ビデオコーデックを用いたテレビ会議システム(画像通信システム研究会)
- 国際標準化対応ビデオコーデックを用いたテレビ会議システム
- MPEG-2準拠HDTVコーデックの開発 (2) : デコーダの開発
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- MPEG-2ビデオ符号化のためのプリプロセッサアーキテクチャ
- 時間領域における線形な信号変化に適するMPEG-2符号化アルゴリズムに関する検討
- D-11-156 MPEG-2 422@HL エンコーダチップセットの開発 : 符号化前処理LSI
- 27-4 画像符号化前処理としてのグローバル動き検出の検討
- 動画像符号化における符号量制御に関する一検討
- システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 非実機環境上での故障注入技術による車載システムレベル信頼性評価技術(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 非実機環境上での故障注入技術による車載システムレベル信頼性評価(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- 低処理遅延MPEG2コーデックの検討
- 2)動画像符号化における符号量制御に関する一検討(放送方式研究会)
- MPEG2対応動き検出LSI(ME2)(2) : 整数精度演算部の設計
- D-11-116 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : チップ評価手法
- D-11-115 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : 検証手法
- D-11-114 MPEG-4/H.26X対応マルチメディア通信プロセッサの開発 : アーキテクチャ概要
- 動画像符号化におけるビット割当に関する一検討
- 23-4 MPEGデコーダのフレームメモリ圧縮に関する検討
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/s ビデオ処理可能な低消費電力 メディアプロセッサコア アーキテクチャ
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-120 / SDM2000-102 / ICD2000-56 MPEG4/H26x 30fr/sビデオ処理可能な低消費電力メディアプロセッサコア アーキテクチャ
- D-11-154 MPEG-2 422@HL エンコーダチップセットの開発 : チップセットアーキテクチャ
- 1チップマルチプロセッサのデバッグシステム(VSLI一般(ISSCC'03関連特集))
- MPEG2ビデオデコーダLSIの復号回路
- MPEG2対応動き検出LSI(ME2)(3) : ハーフペル精度演算部の設計
- SIMD型画像認識プロセサLSIの開発【2】 : 前処理におけるアドレス生成方法とデータフロー
- SIMD型画像認識プロセサLSIの開発【1】 : アーキテクチャ概要
- SIMD型画像認識プロセサLSIにおける条件処理方法の検討
- 3)動画像処理プロセッサDISPを用いた画像圧縮伸張システムの試作(画像応用研究会)
- MPEG-2準拠MP@HLコーデック : MH-1000の開発
- 4.映像符号化の実現技術(映像高能率符号化技術)
- 4.画像圧縮用LSI(画像処理LSIの現状)
- MPEG-2のハードウェア動向
- D-11-41 画像符号化情報を利用したエラーコンシールメント手法の一検討(2)(D-11.画像工学,一般セッション)
- D-11-40 画像符号化情報を利用したエラーコンシールメント手法の一検討(1)(D-11.画像工学,一般セッション)
- しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 画像符号化処理におけるビットレート変更時のバッファ制御に関する検討
- 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証(ハードウェア,ネットワーク,クラウド及び一般)
- マイクアレイネットワークを用いた宅内サービス実現可能性の検討(応用ネットワーク,ネットワーク,クラウド及び一般)
- C-12-4 ディペンダブルSRAMのためのオンライン故障診断技術の開発(C-12.集積回路,一般セッション)
- C-12-3 温度変化を考慮したSRAMのBER導出手法の検討(C-12.集積回路,一般セッション)
- C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)
- 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト(学生・若手技術者育成のための研究会)
- 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM(学生・若手技術者育成のための研究会)
- 低電力20相出力発振回路(学生・若手技術者育成のための研究会)
- 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 18-2 HEVC方式によるSHVリアルタイムエンコーダの開発 : 符号化アルゴリズムとアーキテクチャ(第18部門放送方式)
- D-11-49 リアルタイムHEVC符号化アルゴリズムの開発と評価(D-11.画像工学)