Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
スポンサーリンク
概要
- 論文の詳細を見る
Monte Carlo Device Simulatorによって、ゲート電圧をONからOFFに変化させた時の端子電流の過渡応答計算を行い、弾道輸送キャリアのスイッチング特性への寄与を初めて評価した。これにより、40nm MOSFETにおいても、スイッチング時間を0.5psにまで短くすると、OFF後もキャリアが停滞する様子が確認できた。またこのとき、弾道輸送キャリアの割合が増加する事によって、従来の理論より大多数のチャネル内キャリアが、ドレインへ流出する様子が明らかになった。更なる弾道輸送キャリアの増加によるスイッチング時間への影響も予測できる。
- 社団法人電子情報通信学会の論文
- 2000-09-15
著者
-
三浦 道子
広島大学大学院先端物質科学研究科,HiSIM研究センター
-
岡垣 健
(株)ルネサステクノロジ
-
上野 弘明
広島大学大学院先端物質科学研究科
-
田中 聖康
広島大学大学院先端物質科学研究科
-
岡垣 健
広島大学大学院先端物質科学研究所
-
三浦 道子
広島大学先端物質科学研究科
-
三浦 道子
広島大学大学院先端物質科学研究科
-
三浦 道子
広島大学
関連論文
- MOSFETコンパクトモデルと今後の展開 : バルクMOSFETからマルチゲートMOSFETに向けて(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- CBCM法を用いたゲート絶縁膜の容量測定
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETモデル評価用テスト回路(2) : 入力電圧の微少変化の増幅
- MOSFETモデル評価用テスト回路(1) : しきい値電圧付近の電流領域の評価
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- p-i-nフォトダイオードの高周波応答特性のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- p-i-nフォトダイオードの高周波応答特性のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- HV-MOSFETのオーバーラップ領域における2次元効果のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- TA-1-4 パラメータのばらつきに対するロバスト設計
- MOSFET高周波等価回路についての検証
- MOSFET高周波等価回路についての検証
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Yパラメタを用いたMOSFET高周波特性記述の検討(プロセス・デバイス・回路シミュレーション及び一般)
- Yパラメタを用いたMOSFET高周波特性記述の検討(プロセス・デバイス・回路シミュレーション及び一般)
- デバイスモデルと回路シミュレーション
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 回路設計者のための先端MOSFETモデル : マイヤーモデルから表面ポテンシャルモデルまで
- 回路設計者のための先端MOSFETモデル : マイヤーモデルから表面ポテンシャルモデルまで
- A-1-28 表面ポテンシャルMOSFETモデルの遺伝的アルゴリズムを用いた自動合わせ込み技術(A-1. 回路とシステム, 基礎・境界)