MOSFET反転層移動度のストレス依存性評価(<特集>プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
微細トランジスタに適用可能な新規移動度測定手法を提案し,Shallow Trench Isolation(STI)からのストレスの移動度への影響を直接評価する.抽出したMOSFET反転層のピエゾ抵抗係数は,バルクのピエゾ抵抗係数と近い値であった.また,BSIM4.3.0などに含まれるストレス効果モデルで,この移動度変化を記述できていることが確認できた.さらに,<100>チャネルMOSFETでは<110>チャネルMOSFETに比べて移動度変化は小さい結果となった.NMOSFETに関しての定量的評価が未だ不十分であるが,<100>方向へレイアウトされたCMOSFETは容易な設計と高性能な回路を実現できる可能性を持つと言える.
- 社団法人電子情報通信学会の論文
- 2004-09-21
著者
-
内田 哲也
(株)ルネサステクノロジ
-
園田 賢一郎
株式会社ルネサステクノロジ
-
谷沢 元昭
ルネサステクノロジ株式会社
-
小谷 教彦
広島国際大学 社会環境科学部
-
石川 清志
株式会社ルネサステクノロジ
-
五十嵐 元繁
株式会社ルネサステクノロジ
-
岡垣 健
(株)ルネサステクノロジ
-
谷沢 元昭
(株)ルネサステクノロジ
-
石川 清志
(株)ルネサステクノロジ
-
国清 辰也
(株)ルネサステクノロジ
-
園田 賢一郎
(株)ルネサステクノロジ
-
五十嵐 元繁
(株)ルネサステクノロジ
-
小谷 教彦
広島国際大学社会環境科学部
-
小谷 教彦
広島国際大 社会環境科学
-
石川 清志
ルネサステクノロジ
-
国清 辰也
株式会社ルネサステクノロジ生産本部
関連論文
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- CBCM法を用いたゲート絶縁膜の容量測定
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 高速システムLSI対応Cu配線技術
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- デバイス/回路シミュレータの結合
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 三次元プロセスシミュレータHySyProSにおける酸化計算部の開発
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- MOSFETフリッカ雑音のばらつきのバイアス依存性
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 統計的ばらつき予測のための回路モデルパラメータ生成システムの構築
- 初期値の連続変形を考慮したホモトピー法による動作点解析
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm級SoCプロセス対応配線キャラクタライズ手法(タイミング解析)(システムLSIの設計技術と設計自動化)
- 窒化膜中のキャリア移動度測定手法とMONOSメモリのデータ保持特性への応用(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- TCADの課題と今後の研究の方法
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- 2008 SISPAD会議報告
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)