高速システムLSI対応Cu配線技術
スポンサーリンク
概要
- 論文の詳細を見る
半導体デバイスの高集積化、高速化が進むにつれ、多層配線が担う役割はますます重要性が増している。デバイス性能に大きく影響をする配線遅延を低減するために、従来のAI配線に比べ抵抗が約2/3に低減できるCu配線に着目し、その効果的な使用方法について検討した。デュアルダマシンにより形成したCu配線は、プロセス上比誘電率の高いシリコン窒化膜が必要であるため、配線容量が増大し、下層配線に使用する狭ピッチ、短距離配線に対してはスピード面でメリットが引き出せないことがわかった。従って、高密度かつ高速デバイスを構築するために最適な多層配線構造として、下層の狭ピッチ、短距離配線にはAl配線を使用し、上層の広ピッチ、長距離配線には配線抵抗が小さいCu配線を使用する配線構造を提案する。
- 社団法人電子情報通信学会の論文
- 1999-01-22
著者
-
大崎 明彦
三菱電機(株) ULSI 技術開発センター
-
原田 昭彦
三菱電機株式会社 ULSI技術開発センター
-
五十嵐 元繁
三菱電機株式会社 ULSI技術開発センター
-
大崎 明彦
三菱電機株式会社 ULSI技術開発センター
-
東谷 恵市
三菱電機株式会社 ULSI技術開発センター
-
五十嵐 元繁
株式会社ルネサステクノロジ
関連論文
- LSI銅配線とウェットプロセス
- 高速システムLSI対応Cu配線技術
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOSFET反転層移動度のストレス依存性評価(プロセス・デバイス・回路シミュレーション及び一般)
- CD制御に基づいたCu/有機 Low-k 配線インテグレーション技術
- 325万画素APS-CサイズCMOSイメージセンサ
- 28a-SD-3 ^N(0^-)→^O(0^+)β崩壊における中間子交換流効果
- 高速対応Cu&Al配線CMOSデバイス技術
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)