Yパラメタを用いたMOSFET高周波特性記述の検討(<特集>プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
高周波動作時のMOSFETにおいては,電圧変化に対するキャリアの応答に遅れが生じる.この応答遅延は有限のキャリア走行時間に起因しており,キャリアのcharging timeにも影響を及ぼす.回路シミュレーションでは,これまでこのキャリア応答遅延は現象論的なRC遅延として記述されてきた.しかし,この記述方法では,等価回路の複雑化により各回路要素のパラメタ抽出が困難になることが既に報告されている.これに代わる方法として我々は高周波応答を表すYパラメタを電流連続方程式と電流密度方程式を連立させて解くことで解析してきた.この方法は物理原理に基づいているので,MOSFETの高周波動作時の現象のエッセンスを抽出することができる.
- 社団法人電子情報通信学会の論文
- 2002-09-24
著者
-
三浦 道子
広島大学大学院先端物質科学研究科,HiSIM研究センター
-
マタウシュ ハンス・ユルゲン
広島大学ナノデバイス・システム研究センター
-
上野 弘明
広島大学大学院先端物質科学研究科
-
河野 博昭
広島大学大学院先端物質科学研究科
-
中山 範明
広島大学大学院先端物質科学研究科
-
神保 聡
広島大学大学院先端物質科学研究科
-
森川 慶一
広島大学ナノデバイス・システム研究センター
-
三浦 道子
広島大学先端物質科学研究科
-
三浦 道子
広島大学大学院先端物質科学研究科
-
三浦 道子
広島大学
関連論文
- MOSFETコンパクトモデルと今後の展開 : バルクMOSFETからマルチゲートMOSFETに向けて(プロセス・デバイス・回路シミュレーション及び一般)
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOSFETモデル評価用テスト回路(2) : 入力電圧の微少変化の増幅
- MOSFETモデル評価用テスト回路(1) : しきい値電圧付近の電流領域の評価
- p-i-nフォトダイオードの高周波応答特性のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- p-i-nフォトダイオードの高周波応答特性のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- HV-MOSFETのオーバーラップ領域における2次元効果のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- TA-1-4 パラメータのばらつきに対するロバスト設計
- MOSFET高周波等価回路についての検証
- MOSFET高周波等価回路についての検証
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Sub-100nm MOSFETにおけるソース/ドレイン電荷分配に対する弾道輸送キャリアの寄与
- Yパラメタを用いたMOSFET高周波特性記述の検討(プロセス・デバイス・回路シミュレーション及び一般)
- Yパラメタを用いたMOSFET高周波特性記述の検討(プロセス・デバイス・回路シミュレーション及び一般)
- デバイスモデルと回路シミュレーション
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 回路設計者のための先端MOSFETモデル : マイヤーモデルから表面ポテンシャルモデルまで
- 回路設計者のための先端MOSFETモデル : マイヤーモデルから表面ポテンシャルモデルまで
- A-1-28 表面ポテンシャルMOSFETモデルの遺伝的アルゴリズムを用いた自動合わせ込み技術(A-1. 回路とシステム, 基礎・境界)