超低電圧動作の16MビットDRAM/SOI技術 (特集"半導体") -- (メモリ)

スポンサーリンク

概要

• 論文の詳細を見る
• 三菱電機エンジニアリングの論文

著者

• 大芦 敏行

  三菱電機(株)ulsi開発研究所

• 山口 泰男

  三菱電機(株)ulsi開発研究所

• 栄森 貴尚

  三菱電機ulsi技術開発センター

• 山口 泰男

  三菱電機 Ulsi開研

関連論文

• ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
• パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
• フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
• フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
• 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
• CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
• 酸素イオン注入 Si 層の結晶性回復と向上 - SIMOX の結晶性向上 -
• ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
• 超低電圧動作の16MビットDRAM/SOI技術 (特集"半導体") -- (メモリ)
• スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
• 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
• 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
• 局所歪みチャネル技術による高駆動能力55nmCMOSの作製
• アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
• デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
• 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 65nm SoC向け混載SRAMでの動作マージン改善回路
• SOI CMOSプロセスを用いて作成したL帯整合回路一体形Si-MMIC低雑音増幅器
• SOI CMOSプロセスを用いて作成したL帯Si-MMIC整合回路一体形低雑音増幅器
• 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
• 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 部分空乏型SOIデバイス
• SOI MOS トラジスタの問題点と高性能化
• 90ナノメートル世代のシステムLSI技術 (特集 IT社会に貢献する半導体)
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク