マイクロプローブによるDRAMソフトエラーの評価
スポンサーリンク
概要
- 論文の詳細を見る
DRAMのソフトエラー特性解析を目的としてイオンマイクロプローブを用いた新しい評価システムを開発した。本システムではソフトエラーを誘起させるH+イオンを1unφ〜のビーム径でデバイスに照射することにより局所領域での対ソフトエラー特性の評価を行なうことができる。更に、エネルギー及び注入量を任意に設定できるためソフトエラーの誘起イオン量、侵入深さ依存性の評価が可能である。今回、16MDRAM相当のデバイスについて本システムを用いた評価を行ない、メモリセル内局所領域でのソフトエラーの発生確率分布(Susceptibility Map)を得ることができ、またイオンの注入量を変えることによりビット線モードとセルモードソフトエラーを分離して評価することができた。
- 社団法人電子情報通信学会の論文
- 1993-11-19
著者
-
西村 正
三菱電機 (株) Ulsi技術開発センター
-
西村 正
三菱電機株式会社ulsi技術開発センター
-
西村 正
三菱電機ULSI開発研究所
-
大野 吉和
三菱電機ULSI開発研究所
-
木村 広嗣
三菱電機ULSI開発研究所
-
佐山 弘和
大阪大学基礎工学部
-
原 成憲
大阪大学基礎工学部
-
高井 幹夫
大阪大学基礎工学部
-
大野 吉和
三菱電機 ULSI開発研究所
-
西村 正
三菱電機 Ulsi技開セ
-
西村 正
三菱電機 Ulsi開セ
-
西村 正
三菱電機株式会社 Lsi 研究所
関連論文
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- 256MビットDRAM以降対応のシャロートレンチ分離のストレス解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 低電圧対応WポリサイドデュアルゲートCMOS
- CMOS/SIMOX技術を用いた動作電圧範囲の広いSOI-DRAM
- 酸素イオン注入 Si 層の結晶性回復と向上 - SIMOX の結晶性向上 -
- 画像信号処理の基本機能を有する三次元構造デバイス : "画像変換装置"合同研究会 : 電子装置 : 画像表示
- レ-ザ-再結晶化法によるSOI
- 3層構造三次元回路素子
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- コンタクト特性を考慮したa-Si:H TFTの電気的特性の解析
- イオンマイクロプローブを用いたDRAMのソフトエラー感応領域および高耐性構造の評価
- マイクロプローブによるDRAMソフトエラーの評価
- スタック型キャパシタ構造の薄膜SOI-DRAMプロセス
- (窒素+リン)同時ドープ非晶質シリコンによるフラッシュメモリの新規浮遊電極
- BSTキャパシタに対するポストアニールの影響
- 電極構造が高誘電体キャパシタの電気的特性に与える影響
- ゲート酸化膜の電気的特性に対する有機物汚染の影響
- ゲート酸化膜の破壊メカニズム
- ゲート酸化膜寿命の電界依存性
- RTA装置で形成したゲート絶縁膜の電気特性
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- TCADを用いた実効チャネル長抽出法の有効性の検討
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- マクロモデルを用いた回路シミュレーション高速化
- 2)石英基板上のポリシリコン薄膜トランジスタアレイ(画像表示研究会(第75回))
- (窒素+リン)同時ドープ非晶質シリコンによるフラッシュメモリの新規浮遊電極
- n型多孔質シリコンFEAの作製とその特性 : 情報ディスプレイ
- n形多孔質シリコンFEAの作製とその特性
- DRAMにどこまで応用できるか?--既存プロセスとの整合性も確認,いよいよ… (次世代超高集積デバイスに挑む強誘電体薄膜メモリは本物か?)
- 中高エネルギー集束イオンビームの現状とその応用