SOIウェーハの表面欠陥評価とそのデバイス特性への影響
スポンサーリンク
概要
- 論文の詳細を見る
CZウェーハ、EPIウェーハをそれぞれスタート基板とした2種類のHD SIMOXウェーハの表面欠陥を数種のカテゴリーに分類し、それらの密度、分布を評価した。されに犠牲酸化薄膜化による表面欠陥の形状変化、それらの断面構造を調査した。表面欠陥は主にpit-type 欠陥とundulation-type 欠陥に分類された。前者はCOPのようなgrown-in欠陥に起因し、後者は注入時やSIMOXアニール時のパーティクルに起因するものと考えられた。さらに、表面欠陥の酸化膜耐圧、BOX品質への影響を調査した。SOI薄膜化工程でSOI層を失ういくつかのundulation-type 欠陥は酸化膜耐圧を劣化させ、薄膜化以前にすでにSOI層を失っている欠陥は、酸化膜耐圧劣化とBOXリークの原因となる。
- 社団法人電子情報通信学会の論文
- 2000-03-13
著者
-
山本 秀和
三菱電機株式会社LSI研究所
-
山本 秀和
三菱電機パワーデバイス製作所
-
中井 哲弥
三菱マテリアル株式会社中央研究所
-
岩松 俊明
三菱電機株式会社ULSI技術開発センター
-
一法師 隆志
三菱電機株式会社ULSI技術開発センター
-
一法師 隆志
(株)ルネサステクノロジ先端デバイス開発部
-
岩松 俊明
(株)ルネサステクノロジ先端デバイス開発部
-
益子 洋治
三菱電機株式会社ULSI技術開発センター
-
須藤 充
三菱マテリアルシリコン株式会社技術本部
-
益子 洋治
大分大学工学部
-
成岡 英樹
三菱電機株式会社ULSI技術開発センター
-
服部 信美
三菱電機株式会社ULSI技術開発センター
-
岩松 俊明
ルネサスエレクトロニクス株式会社
-
中井 哲弥
三菱マテリアルシリコン株式会社技術本部
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- HDTVカメラ用1インチ150万画素IT-CCD撮像素子(論文固体撮像技術)
- 5)HDTVカメラ用1インチ150万画素IT-CCD撮像素子(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)
- HDTVカメラ用1"150万画素IT-CCD撮像素子 : 情報入力,コンシューマエレクトロニクス
- 2-10 ハイビジョンカメラ用1" 150万画素IT-CCD撮像素子
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 水素化処理によるSOI寄生MOSFETの低しきい値電圧化の抑制
- 酸素イオン注入 Si 層の結晶性回復と向上 - SIMOX の結晶性向上 -
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- DD(Deep Depletion)MOSFETおよびBCCDにおける狭チャンネル効果の定量的評価法
- EBSP/OIM法を用いたULSI配線の結晶解析技術
- SC-12-3 EBSP による先端金属配線の結晶性評価技術
- LSI裏面からのTEM試料抽出による不良解析技術(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 短TAT化を実現するTEM試料作製技術
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- Cu汚染起因ピット不良の評価と水素アニールおよびエピタキシャル成長による改善
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- コンダクティングAFMによる微小領域の故障診断技術(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- MOS型集積回路とパワーデバイスにおけるシリコン結晶欠陥の影響(半導体材料・デバイス)
- 酸化膜信頼性におけるTDDB初期故障特性評価
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- シリコンウェハの技術動向 (超LSI製造・試験装置ガイドブック 2001年版) -- (総論)
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 部分空乏型SOIデバイス
- SOI MOS トラジスタの問題点と高性能化
- 三次元デバイスシミュレーションを用いたSOI MOSFETにおける寄生MOSFETの解析
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- SOIを用いたキャパシタレス・ツイントランジスタRAM(TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- SOIを用いたキャパシタレス・ツイントランジスタRAM (TTRAM)(プロセッサ, DSP, 画像処理技術及び一般)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速・高周波動作SOIデバイス技術 (特集 IT社会に貢献する半導体)
- A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
- 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
- LSI裏面からのTEM試料抽出による不良解析技術(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 高感度裏面エミッション検出によるウエハレベル故障分布解析
- 高感度裏面エミッション検出によるウエハレベル故障分布解析
- コンダクティングAFMによる微小領域の故障診断技術(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- SOIウェーハの表面欠陥評価とそのデバイス特性への影響
- RFアナログ/超高速ディジタル混載用高性能SOIトランジスタ技術 (特集 半導体プロセス技術のイノベーション)
- 歩留まりに影響する致命不良を抽出する故障解析システム
- フィールドシールド分離によるSOI/CMOSデバイス技術
- Evaluation of Cu Contamination Induced Pit Failure and Improvement by Hydrogen Anneal and Epitaxial Growth
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)