ブロックアクセスモード搭載200MHz16MbitシンクロナスDRAMの回路技術
スポンサーリンク
概要
- 論文の詳細を見る
16MbitシンクロナスDRAMにおいて200MHz動作を実現するための高速化回路技術を開発した。4ステージのパイプライン方式を用い、サイクルタイムを向上させるために同期型N&PMOSクロスカップル・リードバス・アンプを、データ転送速度向上のためにパルス化コラムデコーダを、またステージ間のマージンを確保するために疑似スタティック第3ステージアンプを開発した。また、メモリ上の矩形領域にアクセスできる画像処理に適したブロックアクセスモードを搭載した。
- 社団法人電子情報通信学会の論文
- 1994-12-15
著者
-
藤原 淳
松下電子工業(株)メモリ事業部
-
藤田 勉
松下電子工業(株)メモリ事業部
-
松山 和弘
松下電器産業半導体研究センター
-
藤田 勉
松下電器産業(株) 半導体研究センター
-
山田 俊郎
松下電子工業(株)メモリ事業部
-
縣 政志
松下電子工業(株)メモリ事業部
-
藤田 勉
松下電器産業半導体研究センター
-
岩成 俊一
松下電器産業株式会社 半導体社 システムLSI開発本部
-
藤原 淳
松下電器産業半導体研究センター
-
菊川 博仁
松下電器産業半導体研究センター
-
縣 政志
松下電器産業半導体研究センター
-
福本 美奈子
松下電器産業半導体研究センター
-
山田 俊郎
松下電器産業半導体研究センター
-
菊川 博仁
松下電器産業(株)半導体社開発本部
-
福本 美奈子
松下電器産業(株) 半導体研究センター
関連論文
- ローカルデータバスに適した電荷再利用型バスアーキテクチャーの提案
- 動画記憶用大容量メモリに搭載したセルフリフレッシュ回路
- 超低消費電力で大容量転送レートを実現するULSIのための電荷再利用型バスアーキテクチャーの提案
- 動画記憶に適した100MHzシリアル入出力ポートを有する256Mb DRAM
- 高速低消費電流(10GB/s
- 100MHz16MビットシンクロナスDRAM MN4SV16160/MN4SV16080 (特集/メモリデバイス) -- (半導体メモリ)
- 高密度低消費電力FeRAMメモリセルアーキテクチャー(新メモリ技術, メモリ応用技術, 一般)
- 高密度低消費電力FeRAMメモリセルアーキテクチャー
- 高密度低消費電力FeRAMメモリセルアーキテクチャー(シリコン関連材料の作製と評価)
- 高速低消費電力SDRAM用容量結合型メモリバス方式
- ブロックアクセスモード搭載200MHz16MbitシンクロナスDRAMの回路技術
- 高効率冗長方式、システムLSI向けテスト容易化機能搭載の0.13μm 32M/64Mビット混載DRAMコア
- 携帯機器用画像処理システムLSI向け小面積、低消費電力混載DRAMマクロ (メモリ・混載メモリ及びIC一般)
- 高速・低電圧16M CMOS DRAM
- ファンアウト毎の配線長推定手法