ファンアウト毎の配線長推定手法
スポンサーリンク
概要
- 論文の詳細を見る
高集積化と微細化の進歩に伴って、トップダウン設計手法において配線遅延を考慮する心要が生じている。そのためには配線長を推定する技術が不可欠である。従来の技術には 1) 概略配置や概略配線等のレイアウト結果から推定する方法、2)倫理回路のプロパティとレイアウト結果との相関を推定する方法があるが、短TAT化には2)の方法が適している。2) の技術として、C.Sechen[1]らによる 2 次元正方形のチェッカーボードモデルを用いた方法、前記方法を発展させた M.Pedram[2]らによる端子ネットを含む配線長を組み合わせ計算の平均化によって求める方法、T.Hamada[3]らによるネットリストに属するセル間の隣接関係に着目した統計的な推定方法等が提案されている。しかし、従来は総配線長のみ着目していた。我々は、各ファンアウト毎の平均配線長を高速かつ高精度に推定する配線長推定手法を提案する[4]。市販 P&R ツールA,B において1200〜7800 セルの10回路を対象に本手法を評価したところ、誤差平均10.2%、処理時間は7800セルで13.7secであった。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
豊永 昌彦
松下電器産業株式会社半導体開発本部半導体先行開発センター
-
福本 美奈子
松下電器産業半導体研究センター
-
豊永 昌彦
松下電器産業
-
福本 美奈子
松下電器産業(株) 半導体研究センター
-
木村 文浩
松下電器産業(株) 半導体研究センター
-
児下 典子
松下電器産業(株) 半導体研究センター
-
児下 典子
松下電器産業(株)半導体開発本部
関連論文
- 相転移温度を利用した配置改善の一手法
- フラクタル次元を利用したVLSIレイアウト向きクラスタリング手法
- ブロックアクセスモード搭載200MHz16MbitシンクロナスDRAMの回路技術
- ソフトマクロ生成を用いた信号処理データパス設計手法
- ファンアウト毎の配線長推定手法
- LSI面積推定に基づくECOの一手法
- クロック周辺のクロストーク検証手法
- LSI配線層平坦化の一手法
- 相転移温度を利用した配置改善の一手法
- 相転移温度を利用した配置改善の一手法
- International Symposium on Physical Design 2000(ISPD2000)報告
- International Symposium on Physical Design 2000(ISPD2000)報告
- 相転移温度とシミュレーテドアニーリング(SPT-SA)による配置改善手法