低電圧フラッシュメモリのワード線ブースト方式と行冗長方式
スポンサーリンク
概要
- 論文の詳細を見る
NOR型フラッシュメモリでは過剰消去の問題により冗長回路を行に適用できなかった.行の不良では隣接する2本のワード線のショートが最も多発しているので,この2本を同時に選択して消去前書き込みを行うことで過剰消去の問題を解消し,行冗長の導入を可能にした.また,低電圧動作を保証するために,新しいヒープチャージポンプ回路を用いて,ワード線のブーストを行った.これらの技術を用いて,3.3V動作の16Mbのフラッシュメモリを0.5μmルールで開発した.セルサイズは1.7μm×1.9μm,チップサイズは9.3mm×11.5mm,電源電圧が3.3Vでのアクセスタイムは65nsである.
- 社団法人電子情報通信学会の論文
- 1994-05-27
著者
-
寺田 康
三菱電機株式会社ulsi開発研究所
-
三原 雅章
(株)GENUSION
-
河井 伸治
株式会社ルネサステクノロジ
-
宮脇 好和
三菱電機ULSI研究所
-
中山 武志
三菱電機ULSI研究所北伊丹製作所
-
三原 雅章
三菱電機ULSI研究所
-
河井 伸治
三菱電機ULSI研究所
-
大川 実
三菱電機ULSI研究所北伊丹製作所
-
寺田 康
三菱電機ULSI研究所
-
大川 実
三菱電機ulsi開発研究所
関連論文
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- 3.3V単一電源、16MビットDINOR型フラッシュメモリ
- 高速版64Mフラッシュメモリ (特集 IT社会に貢献する半導体)
- NOR型フラッシュメモリにおける過剰消去検出手法とその応用
- 低電圧フラッシュメモリのワード線ブースト方式と行冗長方式
- 16Mビットフラッシュメモリ技術 (メモリ・マイクロコンピュ-タ) -- (最先端デバイス技術)
- 不揮発性半導体メモリ (記憶特集) -- (記憶デバイス)
- フラッシュメモリ (技術革新を担う材料技術-上-)