Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
スポンサーリンク
概要
- 論文の詳細を見る
Ta_2O_5キャパシタを搭載したDRAM用に層間膜平坦化およびコンタクト形成を低温で行なうプロセス技術を開発した。この低温プロセスのキャパシタ形成後の最高温度は500℃である。そのため、850℃の高温プロセスを用いた場合に比べ、Ta_2O_5膜のリーク電流を約4桁低減できる。酸化膜換算膜厚2.5nmのTa_2O_5キャパシタを用いたテストメモリデバイスをこの低温プロセスで作製することにより、高温プロセスの場合に比べ保持時間を10倍に改善した。
- 社団法人電子情報通信学会の論文
- 1994-12-16
著者
-
高石 芳宏
日本電気ulsiデバイス開発研究所
-
坂尾 眞人
日本電気ULSIデバイス開発研究所
-
神山 聡
日本電気ULSIデバイス開発研究所
-
鈴木 博
日本電気ULSIデバイス開発研究所
-
渡辺 啓仁
日本電気ULSIデバイス開発研究所
-
鈴木 博
日本電気
-
渡辺 啓仁
Nec 半導体生産技術本部 プロセス技術部
-
神山 聡
(株)半導体先端テクノロジーズ(selete)
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- 256Mフラッシュメモリ用0.54μm^2 SAHF(Self-Aligned HSG Floating gate)セル
- 1GビットDRAM用極薄Ta_2O_5膜形成技術
- 256Mb DRAM用HSG-Siシリンダキャパシタ
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS