AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
スポンサーリンク
概要
- 論文の詳細を見る
高速なクロックリカバリ回路実現のためAV-DSPD(Absolute Value of Divided Signal Phase Differences)アーキテクチャを提案し、4.25GHz動作のBiCMOSクロックリカバリ回路を開発した。本アーキテクチャでは、位相比較器の動作速度が入力NRZデータの伝送速度の半分に緩和されるため、従来に比べ倍の速度で動作する。NRZデータから抽出されたクロック信号のピークtoピークジッタは40ps、チップの有功面積は730μm×380μm、電源電圧3.3Vで消費電力は150mWであった。
- 1997-08-22
著者
-
末村 剛彦
日本電気(株)ネットワーキング研究所
-
深石 宗生
NECシステムIPコア研究所
-
四柳 道夫
NECエレクトロニクス株式会社基盤技術開発本部
-
宮本 秀信
NEC ULSIデバイス開発研究所
-
逸見 直也
日本電気(株)
-
木下 靖
NEC
-
山崎 亨
Nec 先端デバイス開発本部
-
井谷 俊郎
Selete
-
深石 宗生
日本電気(株)
-
四柳 道夫
日本電気(株)
-
井谷 俊郎
日本電気ULSIデバイス開発研究所
-
鈴木 久満
NEC ULSIデバイス開発研究所
-
逸見 直也
日本電気(株)c&cメディア研究所
-
逸見 直也
日本電気株式会社c&cメディア研究所
-
四柳 道夫
Necエレクトロニクス(株)
-
四柳 道夫
Nec
-
中村 聡
日本電気株式会社
-
鈴木 久満
Nec 先端デバイス開発本部
-
井谷 俊郎
Nec
-
田島 章雄
日本電気(株)
-
中村 聡
日本電気(株)ULSIデバイス開発研究所
-
木下 靖
日本電気(株)ULSIデバイス開発研究所
-
鈴木 久満
日本電気(株)ULSIデバイス開発研究所
-
井谷 俊郎
日本電気(株)ULSIデバイス開発研究所
-
宮本 秀信
日本電気(株)ULSIデバイス開発研究所
-
山崎 亨
日本電気(株)ULSIデバイス開発研究所
-
宮本 秀信
Nec
-
宮本 秀信
日本電気(株)necエレクトロンディバイス 光端デバイス開発本部 高集積技術gr
-
山崎 亨
日本電気(株) 超lsi開発本部
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- B-7-66 GMPLS 制御プレーンのスケーラビリティ評価 : 制御情報量と制御チャネル帯域の影響
- GMPLSによる全光ネットワークでの資源割当(フォトニックネットワークシステム/制御,GMPLS,一般)
- GMPLSによる全光ネットワークでの資源割当(フォトニックネットワークシステム/制御, GMPLS, 一般)
- SB-8-1 バンドリングによる GMPLS 障害回復の高速化
- SB-5-3 ヘテロ光ネットワークにおける分散制御プレーン
- 全光ネットワークへ向けた制御プレーン技術
- マルチレイヤ光ネットワークにおけるGMPLS障害回復
- IETFでのGMPLS標準化動向と光ネットワーク制御の課題
- B-10-68 分散制御/集中制御光メッシュ網のオンデマンドプロビジョニング規模拡張性
- 階層化光ネットワーク
- GMPLSによる光ネットワークの波長パス制御
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- バンドパスΔΣ変調器の伝達関数設計
- デジタル変調器を用いたマルチビットΔΣAD変換方式
- 広域分散データセンタ間でのサービス無停止障害回避方式(セッション4)
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- フルカラーTFT-LCDドライバ用8ビットDAC
- 3.3V256階調TFT-LCDドライバ
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ
- 2V 10b 20Msps 電圧・電流モード混在直並列型A-D変換器
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- 2V,10b,20Msps電圧・電流モード混在直並列CMOS A/D変換器
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- GMPLSによる全光ネットワークでの資源割当(フォトニックネットワークシステム/制御,GMPLS,一般)
- マルチレイヤ光ネットワークにおけるGMPLS障害回復
- 階層化光ネットワーク
- GMPLSによる光ネットワークの波長パス制御
- GMPLSによる光ネットワークの波長パス制御
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- パネル討論 : アナログ, アナ・ディジLSIの将来像
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- 広域分散データセンタ間でのサービス無停止障害回避方式(セッション4)
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- 2.56Tb/s光パケットスイッチを用いた光波コアノード
- Tb/s級光パケットスイッチ試作機
- Tb/s級光パケットスイッチ試作機
- 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電力・高速差動チョッパ型コンパレータ
- 低電圧に適した電流コンパレータ回路
- 電流モード・電流ツリー・低電圧A/D変換方式
- 光スイッチング技術を支える光デバイス技術と将来への期待
- 2.56Tbps光パケットスイッチ
- B-12-1 2.56Tbps光パケットスイッチ(1) : アーキテクチャ
- 2.56Tbpsまで拡張可能な超大容量光パケットスイッチ
- 2.56Tbpsまで拡張可能な超大容量光パケットスイッチ
- GMPLSによる光ネットワークの波長パス制御
- SB-13-3 GMPLSによる光ネットワークの波長パス制御
- C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- C-3-37 ドライバ内蔵SOAGモジュール
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- 圧電アクチユエータを用いた小型アダプティブ波長可変光フィルタの応答高速化
- SOAゲートを用いた、10Gb/s/port、256×256 WD/SD光クロスバ・スイッチ
- マルチプロセッサ用同期型光ネットワークに必要な同期精度
- GMPLSによる障害回復のためのルーティング、シグナリング方式
- B-12-4 2.56Tbps光パケットスイッチ(4) : 入出力インタフェース用LSI
- B-12-2 2.56Tbps光パケットスイッチ(2) : 10Gbps入力・出力インターフェイス
- 分配クロックにより識別再生を行う受信器の位相余裕
- SOAGを用いた1Tbpsスループット光スイッチの設計
- 識別データ選択方式を用いた高速即時ビット同期回路
- SB-10-4 IP/OTN 総合ネットワークにおける性能評価
- B-10-126 IP/OTN統合ノードのIPルータノードに対するコスト比較
- Tb/s級光パケットスイッチ試作機