3.3V256階調TFT-LCDドライバ
スポンサーリンク
概要
- 論文の詳細を見る
次世代の電子ディスプレイとして期待されている液晶ディスプレイ(LCD)はCRTに置き換わる表示デバイスとして、その開発・応用展開がノートPCを中心として急速に進んでいる。現在ではPCのマルチメディア化に伴い、広視野角化・多色化・高精細化などへの要求が高まっており、さらに低電力・低コストを満たすLCDシステムが必要とされている。LCDシステムのキーデバイスであるLCD駆動IC(LCDドライバ)においても、フルカラー化のための256階調化、パネルの高精細化を実現するための高速化、さらに低電力・低コストが要求される。それらの要求を満たす、3.3V駆動の256階調ディジタルTFT-LCDドライバを開発したので報告する。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
-
四柳 道夫
NECエレクトロニクス株式会社基盤技術開発本部
-
石田 昌己
Nec マイクロエレクトロニクス研究所
-
石田 昌己
NECマイクロエレクトロニクス研究所
-
加藤 文彦
NEC
-
北村 謙太郎
NEC
-
斉藤 正
NEC
-
四柳 道夫
Necエレクトロニクス(株)
-
四柳 道夫
Nec
関連論文
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- バンドパスΔΣ変調器の伝達関数設計
- デジタル変調器を用いたマルチビットΔΣAD変換方式
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- フルカラーTFT-LCDドライバ用8ビットDAC
- 3.3V256階調TFT-LCDドライバ
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ
- 2V 10b 20Msps 電圧・電流モード混在直並列型A-D変換器
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- 2V,10b,20Msps電圧・電流モード混在直並列CMOS A/D変換器
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- パネル討論 : アナログ, アナ・ディジLSIの将来像
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電力・高速差動チョッパ型コンパレータ
- 低電圧に適した電流コンパレータ回路
- 電流モード・電流ツリー・低電圧A/D変換方式
- C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 広出力カレンジ、クラスAB型CMOS演算増幅器
- ATM-LAN用16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用A/D変換回路
- ATM-LAN用3.3V 51.84Mb/s 16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用AGC回路
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 全並列型A/D変換器における差動化による精度改善