4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
スポンサーリンク
概要
- 論文の詳細を見る
Fibre Channel (FC)等のコンピュータ間光インタフェースにおいて4 Gb/sへの高速化が期待されている。このような4 Gb/s光データリンクは100Mb/s程度のデータを8B10B符号化、Parallel/Serial(P/S)変換してシリアルデータとして送信し、受信したシリアルデータをParallel/Serial(S/P)変換、10B8B復号化する。このため、送信側では、100 MHzのCLKを40逓倍する回路、受信側では受信信号からクロックを抽出する回路が必要となる。光データリンクは小型・低価格であることが必要なので、この逓倍回路、クロック抽出回路はPLLによって実現することが望まれる。 今回電源電圧3.3 V、Bipolar部のft = 23GHz(fmax = 30 GHz)の0.25 um BiCMOSプロセスによってPLL40逓倍回路及びクロック抽出回路を試作し良好な特性を得たので報告する。
- 1997-08-13
著者
-
深石 宗生
NECシステムIPコア研究所
-
四柳 道夫
NECエレクトロニクス株式会社基盤技術開発本部
-
宮本 秀信
NEC ULSIデバイス開発研究所
-
井谷 俊郎
NEC ULSIデバイス開発研究所
-
四柳 道夫
NECマイクロエレクトロニクス研究所
-
木下 靖
NEC
-
木下 靖
Nec Ulsiデバイス開発研究所
-
山崎 亨
Nec 先端デバイス開発本部
-
井谷 俊郎
Selete
-
田島 章雄
NEC光エレクトロニクス研究所
-
逸見 直也
NEC光エレクトロニクス研究所
-
井谷 俊郎
日本電気ULSIデバイス開発研究所
-
鈴木 久満
NEC ULSIデバイス開発研究所
-
四柳 道夫
Necエレクトロニクス(株)
-
深石 宗生
NECマイクロエレクトロニクス研究所
-
中村 聡
日本電気株式会社
-
中村 聡
NEC ULSIデバイス開発研究所
-
鈴木 久満
Nec 先端デバイス開発本部
-
山崎 亨
NEC ULSIデバイス開発研究所
-
井谷 俊郎
Nec
-
末村 剛彦
NEC光エレクトロニクス研究所
-
宮本 秀信
Nec
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- バンドパスΔΣ変調器の伝達関数設計
- デジタル変調器を用いたマルチビットΔΣAD変換方式
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- フルカラーTFT-LCDドライバ用8ビットDAC
- 3.3V256階調TFT-LCDドライバ
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ
- 2V 10b 20Msps 電圧・電流モード混在直並列型A-D変換器
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- 2V,10b,20Msps電圧・電流モード混在直並列CMOS A/D変換器
- RuO2ドライエッチングにおける塩素添加効果 : 導電性酸化膜から成るGbクラスDRAM容量電極の微細加工方法
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- シリコン技術
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- KrF用化学増幅系レジストの現状と課題
- KrF 露光における段差上反射の検討
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- パネル討論 : アナログ, アナ・ディジLSIの将来像
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 29p-V-8 KrF露光における段差上反射の検討(3)
- 29p-V-4 化学増幅系レジストにおけるPEB温度最適化の検討(2)
- 29p-V-3 化学増幅系レジストのPAG構造依存性(2)
- 29p-V-2 化学増幅系ポジ型レジストの脱保護反応解析(3)
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 低電圧BiCMOS用チャージポンプ回路
- 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電力・高速差動チョッパ型コンパレータ
- 低電圧に適した電流コンパレータ回路
- 電流モード・電流ツリー・低電圧A/D変換方式
- C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- SiGeBiCMOS技術における熱処理トレードオフおよびボロンスパイク効果低減の検討
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- マルチ・モード・パーソナル通信用低電圧広帯域BiCMOSトランシバー・チップ
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- 1.8-5.4GHz帯2V動作BiCMOSダウンコンバータ及びアップコンバータ
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- ATM-LAN用16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用A/D変換回路
- ATM-LAN用3.3V 51.84Mb/s 16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用AGC回路
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 全並列型A/D変換器における差動化による精度改善
- パワーIC用トレンチMOSFETプロセスの開発