リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではアナログ/デジタル混載のRF対応0.15μm BiCMOSについて報告する。今回開発に成功した、0.15μm BiCMOSの最大の特徴は、シングルポリシリコン構造のホモ接合のバイポーラトランジスタにおいて、エミッタポリシリ引き出し電極に対し、リング状に形成した外部べ一ス拡散層の表面にコバルトシリサイドを適用した新規なトランジスタ構造を採用し、かつ、外部ベース拡散層の幅を0.1μmと極めて狭く設定することによって、BiCMOSのホモ接合のバイポーラトランジスタでSiGeバイポーラトランジスタ並の73GHzのfmaxを実現した。
- 社団法人電子情報通信学会の論文
- 1999-06-25
著者
-
田代 勉
NEC ULSIデバイス開発研究所
-
木下 靖
NEC
-
木下 靖
Nec Ulsiデバイス開発研究所
-
山崎 亨
Nec 先端デバイス開発本部
-
吉田 宏
Nec Ulsiデバイス開発研究所
-
鈴木 久満
NEC ULSIデバイス開発研究所
-
吉田 宏
Nec 先端デバイス開発本部
-
鈴木 久満
Nec 先端デバイス開発本部
-
山崎 亨
NEC ULSIデバイス開発研究所
-
藤井 宏基
NEC ULSIデバイス開発研究所
関連論文
- SiGe/Siフォトディテクタ搭載1Gb/sx8チャネルSi-OEICの開発
- SiGe/Siフォトディテクタ搭載1 Gb/s動作8チャネル並列光伝送型OEIC
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 2.4Gb/s光通信用1チップレシーバIC
- 20Gb/s光送信器用SiGe-HBTディジタルIC
- 20Gb/s光受信器用アナログSi-IC
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 低電圧BiCMOS用チャージポンプ回路
- BiCMOSにおける基板クロストークの評価
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- SiGeBiCMOS技術における熱処理トレードオフおよびボロンスパイク効果低減の検討
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- マルチ・モード・パーソナル通信用低電圧広帯域BiCMOSトランシバー・チップ
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- 1.8-5.4GHz帯2V動作BiCMOSダウンコンバータ及びアップコンバータ
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- NMOS増幅器の高周波特性における短ゲート化の影響