NMOS増幅器の高周波特性における短ゲート化の影響
スポンサーリンク
概要
- 論文の詳細を見る
Increasing demand for wireless personal communication services has urged development of low-cost, small-size, and low-power transceivers covering 1.8-2.4 GHz frequency band. CMOS technology with its IF, baseband, and digital circuitry coverage, and continuous progress would be an attractive candidate for the above frequency band to realize a CMOS transceiver. This however, requires further reduction of the gate length from a technologically matured value of 0.8-0.4μm. Amplifiers are one of key-elements in a transceiver for providing conversion gain. This paper provides some insight into the effects of reducing the device gate-length, on a 3-stage NMOS amplifier performance.
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
吉田 宏
Nec Ulsiデバイス開発研究所
-
吉田 宏
Nec 先端デバイス開発本部
-
山崎 亨
日本電気(株)ULSIデバイス開発研究所
-
マディヒアン M.
日本電気(株)C&C研究所
-
吉田 宏
日本電気(株)ULSIデバイス開発研究所
-
デクロ L.
日本電気(株)C&C研究所
-
ドレンスキー T.
日本電気(株)C&C研究所
-
山崎 亨
日本電気(株) 超lsi開発本部
-
ドレンスキー T.
日本電気(株)c&c研究所
-
デクロ L.
日本電気(株) C&c研究所
-
マディヒアン M.
日本電気(株) C&c研究所
関連論文
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- BiCMOSにおける基板クロストークの評価
- SiGeBiCMOS技術における熱処理トレードオフおよびボロンスパイク効果低減の検討
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- マルチ・モード・パーソナル通信用低電圧広帯域BiCMOSトランシバー・チップ
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 1.8-5.4GHz帯2V動作BiCMOSダウンコンバータ及びアップコンバータ
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- NMOS増幅器の高周波特性における短ゲート化の影響
- PHYSICAL OPTICS MODIFICATION FOR NEAR FIELD APPLICATION
- BiCMOSプロセス/デバイスの現状と将来展望 : 情報入力
- 無線LANシステム用広帯域端末及び基地局アンテナ
- マルチモード通信用二周波平面アンテナ