疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
スポンサーリンク
概要
- 論文の詳細を見る
低Vt CMOS回路向けパワーダウン構成である疑似電源線クランプ方式(VRC)の提案と基本検討をおこなった。VRC方式は、非常に簡単な構成でスリープ・モードでのリーク電流低減とデータ保持を実現可能である。さらに通常のシングルVt CMOSプロセスで製造可能、スリープ・モード専用のデータ保持回路が不要、等の特徴を有している。このVRCを適用した24ビット積和演算器マクロを開発し、0.25μm CMOSで試作・評価した。動作速度の劣化無しに98%リーク電流が低減され、VRCの有効性を実証した。
- 社団法人電子情報通信学会の論文
- 1998-06-19
著者
-
熊谷 浩一
Nec Ulsiデバイス開発研究所
-
吉田 宏
Nec Ulsiデバイス開発研究所
-
山田 和志
Nec Ulsiデバイス開発研究所
-
岩城 宏明
NEC ULSIデバイス開発研究所
-
鈴木 久満
NEC ULSIデバイス開発研究所
-
黒沢 晋
NEC ULSIデバイス開発研究所
-
吉田 宏
Nec 先端デバイス開発本部
-
鈴木 久満
Nec 先端デバイス開発本部
関連論文
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- ビット線と疑似GND線のイコライズによるSRAMの小振幅書き込み方式
- 低電圧SRAMマクロの速度ばらつき低減設計法
- コンパイルドSRAMマクロの低消費電力化
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路