コンパイルドSRAMマクロの低消費電力化
スポンサーリンク
概要
- 論文の詳細を見る
一般にコンパイルドSRAMマクロは、多くの設計品種に対応するために高速で動作することを優先に設計されることが多い。しかしSRAMマクロの最高動作周波数よりかなり低いクロック周波数で使用される応用分野も少なくない。そこで低消費電力優先の観点からSRAMマクロの検討を行い、性能評価を行ったので報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
熊谷 浩一
Nec Ulsiデバイス開発研究所
-
山田 和志
Nec Ulsiデバイス開発研究所
-
岩城 宏明
NEC ULSIデバイス開発研究所
-
黒沢 晋
NEC ULSIデバイス開発研究所
-
岩城 宏明
日本電気株式会社 ULSIデバイス開発研究所
-
熊谷 浩一
日本電気株式会社 ULSIデバイス開発研究所
-
山田 和志
日本電気株式会社 ULSIデバイス開発研究所
-
黒澤 晋
日本電気株式会社 ULSIデバイス開発研究所
関連論文
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- ビット線と疑似GND線のイコライズによるSRAMの小振幅書き込み方式
- 低電圧SRAMマクロの速度ばらつき低減設計法
- コンパイルドSRAMマクロの低消費電力化
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- CMOS/SIMOX SRAMマクロのセンス動作解析
- アナログ演算により各種画像処理を実現したCMOSイメージセンサ