ビット線と疑似GND線のイコライズによるSRAMの小振幅書き込み方式
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
関連論文
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- ビット線と疑似GND線のイコライズによるSRAMの小振幅書き込み方式
- 低電圧SRAMマクロの速度ばらつき低減設計法
- コンパイルドSRAMマクロの低消費電力化
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- CMOS/SIMOX SRAMマクロのセンス動作解析