超低電圧駆動高速フリップフロップTD-FF
スポンサーリンク
概要
- 論文の詳細を見る
我々は超低消費電力FETLSIへの応用を目的とし、0.25umゲートIS^3構造HJFET及び低電圧駆動フリップフロップTD-FFを開発した。基本回路として採用したDCFLの性能は、電源電圧0.6V時において無負荷遅延で18ps, G、標準負荷遅延109ps/G(Fl=FO=3,L=1mm)、消費電力0.15mW/Gであった。これは、0.25umSiで予測される性能に比較して電力遅延積で一桁以上優れている。TD-FFの試作評価の結果、0.8V駆動時に動作速度10Gbps、消費電力18.6mWの性能が得られた。またTD-FFを基にした1/8分周器は、0.8V駆動時に10GHzで1/8分周動作し、消費電力は38mWであった。
- 社団法人電子情報通信学会の論文
- 1994-01-19
著者
-
深石 宗生
NECシステムIPコア研究所
-
沼田 圭市
NEC
-
徳島 正敏
日本電気(株)光・超高周波数デバイス研究所
-
大野 泰夫
Nec光エレクトロニクス研究所
-
前多 正
NEC光・無線デバイス研究所
-
樋田 光
NEC光・無線デバイス研究所
-
石川 昌興
NEC光・超高周波デバイス研究所
-
沼田 圭市
NECマイクロエレクトロニクス研究所
-
徳島 正敏
NECマイクロエレクトロニクス研究所
-
深石 宗生
NECマイクロエレクトロニクス研究所
-
石川 昌興
NECマイクロエレクトロニクス研究所
-
前多 正
NECマイクロエレクトロニクス研究所
-
大野 泰夫
NECマイクロエレクトロニクス研究所
-
樋田 光
NECマイクロエレクトロニクス研究所
-
樋田 光
NECエレクトロニクス(株)
-
樋田 光
Necエレクトロニクス
-
大野 泰夫
Nec
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- 動的プリディストーション技術を用いたWCDMA用低歪電力増幅器(2008MTT-S Japan Chapter Young Engineer Award受賞講演)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 2.88Gbps UWBトランシーバの低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低温クエン酸系異方性選択エッチングを用いたGaAs HJFET作製プロセス
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 10 Gbps光伝送用ECL互換GaAs 8:1 MUX/1:8 DEMUX
- ECL互換GaAs HJFET 10Gbps 8:1 MUX/1:8 DEMUX
- C-12-15 負性ソースデジェネレーション抵抗 gm アンプを用いた超広帯域可変 CMOS Gm-C フィルタ
- 2.88Gbps UWBトランシーバの低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 1.5V低電圧60Gb/s D-F/F回路
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 携帯機器に向けたGaAs動画像動きベクトル検出回路
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 0.1μm Double-Deck-Shaped(DDS)ゲートE/D-HJFETを用いた28GHz/120mW動作GaAs256/258可変分周器IC
- 27GHz/151mW動作GaAs256/258可変分周器IC
- 超高速・低電力16ビットGaAs BLC加算回路の設計、試作、評価
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 高速超低消費電力GaAs 256/258可変分周器IC
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- LSI基板の熱応力シミュレ-ション--ランプアニ-ル時の熱応力解析 (セラミックスとシミュレ-ション)
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- C-10-11 0.1μmDDSゲート構造タブルドープAlGaAs/InGaAs-HJFETを用いた38GHzスタティック分周器IC
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- 移動体通信,通信 モバイルRFチップセットの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- B-10-59 低消費電力EA変調器ドライバIC内蔵10Gb/s光送信モジュール
- 低消費電力10Gb/s EA変調器ドライバIC
- 低電圧駆動疑似差動型フリップフロップ : QD-FF(Quasi Differential switch Flip-Flop)
- 超小型2.4Gb/s外部変調型光送信モジュールの開発
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- W-CDMA用2段パワーアンプHBT MMICにおける歪み相殺を用いた効率向上手法
- CS-3-2 動的プリディストーション技術を用いたWCDMA用低歪電力増幅器(CS-3.マイクロ波トランジスタ高出力増幅器の現状と今後の展開,シンポジウム)
- 5GHz帯無線LAN用23/3dB利得切替低雑音増幅器
- 5GHz帯無線LAN用23/3dB利得切替低雑音増幅器
- 1993年GaAs ICシンポジウム出席報告
- 2.4Gb/s光送信用低消費電力ICの開発
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 0.1μm Double-Deck-Shaped (DDS)ゲート構造GaAs-HJFET
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- ソースドレイン領域選択成長pチャネルHJFETの試作と評価
- 0.5μm GaAs HJFETを用いた10 Gbps動作低消費電力ソースフォロワレスSCFL D-FF
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- C-12-48 ソフトウェア無線用広帯域可変リコンフィギュラブルアナログベースバンド(C-12.集積回路,一般セッション)
- GaAs ICにおけるサイドゲート効果
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- HJFET非対称埋め込みp層におけるドレインラグのシミュレーション
- ソースフォロワを除去した低消費電力GaAs SCFL D-FFの提案
- HJFETカスコード接続による基板トラップ効果の低減
- GaAs MESFETにおける基板トラップ効果に対する埋め込みp層の影響
- HJFET埋め込みp層におけるドレインラグのシミュレーション
- HJFETにおけるドレインラグ現象の大信号等価回路モデル
- C-2-17 WCDMA向けポーラ変調型電力増幅器(C-2.マイクロ波A(マイクロ波・ミリ波能動デバイス),エレクトロニクス1,一般講演,2006年電子情報通信学会エレクトロニクスソサイエティ大会)
- C-3-31 10Gbps光通信用プリアンプ内蔵超格子APDモジュール
- 回路シミュレータ用高精度HJFETゲート容量モデル
- 回路シミュレータ用HJFETモデルの高精度化 : DO特性の温度依存性のモデル化