フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (<特集>「VLSI一般」)
スポンサーリンク
概要
- 論文の詳細を見る
フィードバック制御不要な多相クロック発生回路を開発した。本回路はフィードバック制御を用いずに正確な多相クロックを発生するため非常に小面積に構成出来る。本回路を多相クロック供給に適用することにより、チップ面積の増大を招かずに正確な多相クロックを複数の回路に供給することが可能となる。今回、2.5GHz動作の4相クロック発生回路の設計を行い、5Gbps×8chのパラレル受信回路に適用した。4相クロック発生回路の消費電力は30mW、面積は0.009mm^2である。
- 社団法人電子情報通信学会の論文
- 2001-05-17
著者
-
深石 宗生
NECシステムIPコア研究所
-
中村 和之
日本電気(株)
-
深石 宗生
日本電気(株)
-
中村 和之
九州工大
-
阪本 雄彦
日本電気株式会社
-
山口 晃一
日本電気株式会社
-
山口 晃一
日本電気(株)
-
阪本 雄彦
日本電気(株)
-
秋山 直人
日本電気(株)
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- C-12-35 CDR協調型デュオバイナリDecision Feedback Equalizer(C-12.集積回路,一般セッション)
- 0.35μm CMOS LSIを用いたバースト対応52Mb/s光送受信モジュール
- 3.3V 52Mbps CMOSバースト対応光受信用LSI
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- C-12-12 10Gb/s SDH用RSOH挿入処理LSI
- LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
- 3.3V 52Mb/s動作フィードフォワードLD駆動LSI