電流モード・電流ツリー・低電圧A/D変換方式
スポンサーリンク
概要
- 論文の詳細を見る
低電源電圧、高速、低消費電力動作に適した電流モード・電流ツリーA, D変換器(以下、ADC)を提案した。電流ツリーADCは、電圧モードADCに比べて高速性を保持したまま低電源電圧化が可能である。また、その階層的なツリー構造(木構造)により従来の電流モードADCよりも高速性と低消費電力性に優れている。電源電圧1.5V、分解能8ビット、変換速度20MHzの電流ツリーADCを0.5μmCMOSプロセスをもちいて設計し、その低電源電圧化、高速化、低消費電力化の各技術について述べた。
- 社団法人電子情報通信学会の論文
- 1994-06-23
著者
-
山口 基
Necエレクトロニクス(株)
-
四柳 道夫
NECエレクトロニクス株式会社基盤技術開発本部
-
長谷川 寛
NECマイクロエレクトロニクス研究所
-
長谷川 寛
NEC マイクロエレクトロニクス研究所
-
山口 基
NEC マイクロエレクトロニクス研究所
-
曽根 一也
NEC マイクロエレクトロニクス研究所
-
四柳 道夫
Necエレクトロニクス(株)
-
四柳 道夫
Nec
-
曽根 一也
Nec
関連論文
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- バンドパスΔΣ変調器の伝達関数設計
- デジタル変調器を用いたマルチビットΔΣAD変換方式
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- フルカラーTFT-LCDドライバ用8ビットDAC
- 3.3V256階調TFT-LCDドライバ
- 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ
- 2V 10b 20Msps 電圧・電流モード混在直並列型A-D変換器
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- 2V,10b,20Msps電圧・電流モード混在直並列CMOS A/D変換器
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- パネル討論 : アナログ, アナ・ディジLSIの将来像
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電力・高速差動チョッパ型コンパレータ
- 低電圧に適した電流コンパレータ回路
- 電流モード・電流ツリー・低電圧A/D変換方式
- C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 広出力カレンジ、クラスAB型CMOS演算増幅器
- ATM-LAN用16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用A/D変換回路
- ATM-LAN用3.3V 51.84Mb/s 16-CAPトランシーバLSI
- ATM-LANトランシーバLSI用AGC回路
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- 8ビット 200Ms/s 500mW BiCMOS A/D変換器
- 8ビット 2OOMs/s 500mW BiCMOS A/D変換器
- フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 全並列型A/D変換器における差動化による精度改善