パワーIC用トレンチMOSFETプロセスの開発
スポンサーリンク
概要
- 論文の詳細を見る
近年、パワーMOSFETの低オン抵抗化が進んでいる。従来、パワーMOSFETはプレーナー型の構造が主流だったが、最近ではより低オン抵抗化に有利なトレンチ等による縦型チャネル構造をもったMOSFETの開発が盛んである。本報告では、トレンチエッチングを用いた縦型チャネルMOSFETプロセスを開発し、トレンチ幅の最適化により、ドレイン・ソース間耐圧(DS間耐圧)57Vでオン抵抗66mΩ・mm^2の特性が得られた結果について報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
宮本 秀信
NEC ULSIデバイス開発研究所
-
佐藤 聖幸
NEC ULSIデバイス開発研究所微細加工技術開発部
-
宮本 秀信
Nec
-
佐藤 聖幸
Nec Ulsiデバイス開発研究所
-
高橋 美朝
NEC 半導体(事)
-
高橋 美朝
Nec 半導体事業部
-
二宮 仁
NEC 半導体事業部
関連論文
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- RuO2ドライエッチングにおける塩素添加効果 : 導電性酸化膜から成るGbクラスDRAM容量電極の微細加工方法
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- Hブリッジ用低オン抵抗IPDプロセスの開発 : 耐圧53V,A・Ron=116mΩ・mm^2のHブリッジ用IPDプロセスの開発
- Hブリッジ用低オン抵抗IPDプロセスの開発 (半導体デバイス特集) -- (基盤技術)
- 縦型DMOSFET出力タイプ・パワーIC用貼り合わせSOI基板
- パワーIC用トレンチMOSFETプロセスの開発