縦型DMOSFET出力タイプ・パワーIC用貼り合わせSOI基板

スポンサーリンク

概要

• 論文の詳細を見る

• 縦型2重拡散MOSFET(Vertical DMOSFET)出力タイプのパワーICは出力デバイスのON抵抗が低く、大電流が流せるため、自動車のランプ,ソレノイド,モータなどのドライバーとして用いられている。パワーICの信頼性を高くするためには、出力素子と制御回路の素子分離を誘電体分離にする必要があり、従来さまざまな基板貼り合わせ法を用いた基板が提案されてきた。しかし、これらの製法は歩留りが悪かったり、プロセスが多いため製造コストが高く、実用化が困難であった。今回、低コストなパワーIC用の貼り合わせSOI基板の製造方法を開発したので報告する。

• 社団法人電子情報通信学会の論文
• 1996-03-11

著者

• 北野 友久

  日本電気(株)ulsiデバイス開発研究所

• 菊池 浩昌

  日本電気(株)ulsiデバイス開発研究所

• 菊池 浩昌

  NEC ULSIデバイス開発研究所

• 濱嶋 智宏

  NEC ULSIデバイス開発研究所

• 小林 研也

  NEC 半導体(事)

• 高橋 美朝

  NEC 半導体(事)

• 北野 友久

  NEC ULSIデバイス開発研究所

• 濱嶋 智宏

  Nec Ulsiデバイス開研

• 高橋 美朝

  Nec 半導体事業部

関連論文

• Hブリッジ用低オン抵抗IPDプロセスの開発 : 耐圧53V,A・Ron=116mΩ・mm^2のHブリッジ用IPDプロセスの開発
• Hブリッジ用低オン抵抗IPDプロセスの開発 (半導体デバイス特集) -- (基盤技術)
• SOI基板で増速酸化が生じる臨界Cu汚染量
• 低コストなパワ-IC用貼り合わせSOI基板 (特集 デバイスに高性能化をもたらすSOI基板)
• 縦型DMOSFET出力タイプ・パワーIC用貼り合わせSOI基板
• パワーIC用トレンチMOSFETプロセスの開発
• ULSIのデバイス不良と製造プロセスの解析 (LSIの評価・解析技術特集) -- (製造プロセス評価解析技術)
• エッチング/AFM法による拡散層の2次元分布評価

スポンサーリンク