Hブリッジ用低オン抵抗IPDプロセスの開発 : 耐圧53V,A・Ron=116mΩ・mm^2のHブリッジ用IPDプロセスの開発
スポンサーリンク
概要
- 論文の詳細を見る
出カドライバが、ローサイドSW/ハイサイドSW/Hブリッジなどのマルチ出力に対応するインテリジェント型パワーデバイス(IPD)のプロセス開発を行った。出力MOSFETを2層アルミの横型VDMOS構造(L-VDMOS)とし、セルパターンとしては、ソースコンタクト面積とドレインコンタクト面積が等しくなるよう最適設計された正方形ドレインセルの周囲に、微細加工技術により最適設計された正方形ソースセル(1)と長方形ソースセルを配置することで、耐圧53V、A・Ron=116mΩ・mm^2の低オン抵抗IPDプロセスが得られた。
- 1995-07-27
著者
関連論文
- Hブリッジ用低オン抵抗IPDプロセスの開発 : 耐圧53V,A・Ron=116mΩ・mm^2のHブリッジ用IPDプロセスの開発
- Hブリッジ用低オン抵抗IPDプロセスの開発 (半導体デバイス特集) -- (基盤技術)
- 縦型DMOSFET出力タイプ・パワーIC用貼り合わせSOI基板
- パワーIC用トレンチMOSFETプロセスの開発