非帰還系クロックスキュー低減回路、同期ミラー遅延回路
スポンサーリンク
概要
- 論文の詳細を見る
本稿は、2サイクルでクロックスキューを抑制し、デューティ50%クロック、及び、倍周波数クロックを生成する同期ミラー遅延回路Synchronous Mirror Delay(SMD)について述べる。まず、基本構成および動作に関して、その後、省面積化のためのカウンター制御方式、次に、デジタルジッターを削減するインターリーブ方式、最後に、ASICのようにクロックパスが確定していないデバイスに対応する直接スキュー検知方式に関して述べる。
- 1998-07-23
著者
関連論文
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 2.5ns Clock Access 250MHz 256MSDRAM
- 非帰還系クロックスキュー低減回路、同期ミラー遅延回路
- 非帰還系クロックスキュー低減回路, 同期ミラー遅延回路
- 256MビットシンクロナスDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)