高速インターフェースの現状と今後の課題

スポンサーリンク

概要

• 論文の詳細を見る
• 2003-12-12

著者

• 深石 宗生

  日本電気株式会社

• 深石 宗生

  日本電気株式会社シリコンシステム研究所

関連論文

• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
• C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
• O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
• 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• 0.13μm CMOS 5Gbps×20chトランシーバLSI
• C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
• C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
• C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
• B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
• オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
• C-12-17 CMOS高速クロック&データリカバリ回路の開発
• C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
• 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
• C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
• 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 1Tb/s 3Wチップ間誘導結合クロックデータトランシーバ(VLSI一般(ISSCC2006特集))
• C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
• 集積技術の将来を握るチップ間/チップ内通信技術(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• [特別招待論文]高速インターフェースの現状と今後の課題(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 高速インターフェースの現状と今後の課題
• C-12-69 ダイナミックレンジスケーラブル電力検出器を備えたコグニティブ無線用広帯域受信IC(C-12.集積回路,一般セッション)
• C-12-27 0.3-3GHz CMOSリコンフィギュラブルデジタル送信機(ADC・DAC,C-12. 集積回路,一般セッション)

もっと見る 閉じる

スポンサーリンク