シグナルインテグリティ評価用100-Gsa/sサンプリングオシロスコープマクロの設計と評価
スポンサーリンク
概要
- 論文の詳細を見る
LSI上のシグナルインテグリティ(波形品質の完全性)の評価を目的として、0.13-μmCMOSでサンプリングオシロスコープマクロの設計と評価を行った。位相補間を利用した小面積(23,600μm^2)のサンプリングクロック発生回路を内蔵することにより、測定方法が簡単になった上、サンプリングレートが100GSample/sの高精度測定を達成した。また、電荷分配を利用した新型サンプリングヘッドにより、測定電圧範囲を-0.3VからVdd+0.3Vに広げることに成功した。更に、マクロ自身の電源ノイズ、基板ノイズを低減するためにデカップリング容量を搭載することにより、測定結果の低ノイズ化に成功した。
- 社団法人電子情報通信学会の論文
- 2002-05-17
著者
-
水野 正之
Necシステムデバイス研究所
-
水野 正之
日本電気株式会社
-
水野 正之
日本電気株式会社シリコンシステム研究所
-
高宮 真
NECシステムデバイス研究所
-
高宮 真
NEC シリコンシステム研究所
-
水野 正之
NEC シリコンシステム研究所
-
中村 和之
NEC シリコンシステム研究所
-
中村 和之
(現)九州工学大学
-
水野 正之
Nec システムデバイス研
関連論文
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- LSIにおけるシグナルインテグリティ問題と対策 : LSI性能の継続的な進化のために
- クロックジッタや電源ノイズの発生原因を解明できるオンチップジッタスペクトラムアナライザ(VLSI一般 : ISSCC2004特集)
- 第17回VLSI回路シンポジウム報告
- C-12-41 容量値のバイアス依存がないゲート容量素子 (BIGCAP) の提案と差動構成 PLL のループフィルタへの応用
- 容量値のバイアス依存がないゲート容量素子の提案と差動構成PLLのループフィルタへの適用
- C-12-12 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロ(II)
- シグナルインテグリティ評価用100-Gsa/sサンプリングオシロスコープマクロの設計と評価
- C-12-6 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- サブ100nm時代を担う高速・低電力SoC回路技術 : デザイントレードオフとの戦い
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 固体電解質を用いた3端子型ナノメートル金属スイッチ
- 固体電解質ナノスイッチ
- 3端子固体電解質ナノスイッチ(新型不揮発性メモリ)
- 固体電解質を用いたナノスイッチ(新メモリ技術,メモリ応用技術,一般)
- C-12-28 高Q値オンチップインダクタ設計のための検討
- LSI回路の再構成を可能とするナノブリッジ (ナノテクノロジー特集) -- (エレクトロニクス・フォトニクス)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
- 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1GHz無制限位相調整が可能なディジタルDLL
- LSIにおけるシグナルインテグリティ問題と対策 : LSI性能の継続的な進化のために
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- タイミングマージンテスト機能を有する1GHz-2GHz4相クロック発生器(アナログ・デジアナ・センサ,通信用LSI)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- 10Gb/s/ch 50mW 120×130μm^2クロックリカバリ回路(VSLI一般(ISSCC'03関連特集))
- 3-2 デシミクロンCMOSシステムLSIの低消費電力技術とチップアーキテクチャ (3. 基盤技術)
- サブ100nm時代を担う高速・低電力SoC回路技術 : デザイントレードオフとの戦い
- C-12-10 オンチップデカップリング用MOSゲート容量のゲート長の検討
- ACS-1-9 cmオーだの伝送距離と位置ズレ耐性を有する1mm径小型オンチップアンテナを搭載した非接触コネクタIC(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- ACS-1-9 cmオーダの伝送距離と位置ズレ耐性を有する1mm径小型オンチップアンテナを搭載した非接触コネクタIC(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)