A-3-7 チップ上の任意部分回路に対するタイミング例外パス制約生成の一手法(A-3.VLSI設計技術,一般セッション)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2008-09-02

著者

• 岡本 匠

  日本電気株式会社システムipコア研究所

• 中島 将行

  日本電気株式会社システムIPコア研究所

• 中島 将行

  NECシステムIPコア研究所

• 岡本 匠

  NECシステムIPコア研究所

関連論文

• C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
• SA-1-3 階層分割による System On a Chip 向けチップレベル電力見積もりの一手法
• A-1-33 RTLシミュレーションを利用した階層設計向けゲートレベル電力見積もり手法
• A-3-7 チップ上の任意部分回路に対するタイミング例外パス制約生成の一手法(A-3.VLSI設計技術,一般セッション)
• A-3-9 論理階層構造を利用した回路分割手法

スポンサーリンク