サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)

概要

論文の詳細を見る
サブ100nm CMOS時代を迎えて、大規模・高速デジタルLSIにおけるダイナミックな電源雑音やウェル電位変動に起因したシグナルインテグリティの劣化が顕著になっている。本研究は、サブ100nmデジタルLSI内部の、電源、グラウンド、ウェル、および信号、などの実測評価を目的として、多点・多電位かつ広帯域な波形の捕捉を簡易に実現するオンチップ・モニタの回路構成を提案する。提案する回路はソースフォロワ入力段と、その出力電圧を電源値に線形変換するとともにサンプル/ホールド動作する出力段からなり、1.0Vの大振幅(フルスイング)信号に対する実行帯域は1.1GHz、モニタの面積はチャネルあたり30μm×120μmである。また、出力段からのサンプル値を電流出力する構成により、単一の電流出力配線・出力パッドを複数のモニタ回路で共有でき、多点・多電位モニタアレイの搭載コストををチップ面積やパッド数の面から低減しているから、サブ100nm CMOS時代のシグナルインテグリティ解析・検証に、実務的に役立つ回路IPである。
2007-02-28