電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
セルフアジャスト順方向基板制御方式(SA-FBB)を用いた際の基板ノイズ低減効果、及びランダムばらつき低減効果について報告する。効果を測定、確認するために2つのテストチップを用意した。1つ目のチップには様々な周波数のノイズ源とそのノイズを検出するためのオンチップオシロスコープが搭載していて、基板制御時のノイズ低減効果が測定できる。130nmCMOS、3-wellプロセスを用いた。2つ目のチップには10M個のトランジスタを搭載し、基板制御を行った際のランダムばらつきの傾向の測定ができる。SA-FBBを用いると基板ノイズ(Wellノイズ)は最大70.2%低減効果があり、ランダムばらつきσ(Ids)は最大57.9%程度低減効果がある。
- 社団法人電子情報通信学会の論文
- 2005-10-14
著者
-
永田 真
神戸大学工学部情報知能工学科
-
山本 雅晴
(株)半導体理工学研究センター
-
石橋 孝一郎
(株)ルネサステクノロジ
-
永田 真
神戸大学:株式会社a-r-tec
-
石橋 孝一郎
ルネサスエレクトロニクス
-
塚田 敏郎
(株)半導体理工学研究センター設計技術開発部低電力技術開発室
-
石橋 孝一郎
(株)半導体理工学研究センター設計技術開発部低電力技術開発室
-
小松 義英
(株)半導体理工学研究センター(STARC) 設計技術開発部 低電力技術開発室
-
島崎 健二
神戸大学 工学部 情報知能工学科
-
島崎 健二
神戸大学工学部情報知能工学科
-
深澤 光弥
神戸大学工学部情報知能工学科
-
島崎 健二
松下電器産業(株)
-
塚田 敏郎
(株)半導体理工学研究センター(starc)設計技術開発部低電力技術開発室
-
深澤 光弥
株式会社ルネサステクノロジ
-
山本 雅晴
(株)半導体理工学研究センター(starc)設計技術開発部低電力技術開発室
-
小松 義英
(株)半導体理工学研究センター(starc)設計技術開発部低電力技術開発室
-
永田 真
神戸大学工学部
-
塚田 敏郎
(株)半導体理工学研究センター(STARC)設計技術開発部 低電力技術開発室
関連論文
- マイクロプロセッサにおける基板ノイズの評価と解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 90nm世代を迎えたバラツキ設計技術の課題(プロセス・デバイス・回路・シミュレーション及び一般)
- [招待論文]90nm世代を迎えたバラツキ設計技術の課題(プロセス・デバイス・回路シミュレーション及び一般)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 大規模デジタル回路におけるグラウンド雑音の解析(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ミックストシグナルSoCのためのオンチップモニタ構築技術(学生・若手研究会)
- オンチップ・マルチチャネルモニタにおける波形取得アルゴリズムの実装と評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オンチップ・マルチチャネルモニタにおける波形取得アルゴリズムの実装と評価(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オンチップマルチチャネル信号モニタによるアナログ回路動作診断
- オンチップマルチチャネル信号モニタによるアナログ回路動作診断(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- オンチップマルチチャネル信号モニタを用いたチップ内部信号測定システムの構築
- オンチップマルチチャネル信号モニタを用いたチップ内部信号測定システムの構築(イメージセンサのインターフェース回路,アナログ,及び一般)
- マイクロプロセッサにおける基板ノイズの評価と解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- LSIのEMC : チップとボードを統合した電源ノイズの評価・解析手法(学生・若手研究会)
- SC-12-1 アナデジ混載 LSI の基板雑音の測定とシミュレーション
- CMOSデジタル回路の基板雑音発生モデル化手法
- CMOSデジタル回路の基板雑音発生モデル化手法
- CMOSデジタル回路の基板雑音発生モデル化手法
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- 微細CMOS・ミクストシグナル・システムオンチップにおける基板クロストークを低減するノイズデカップリング回路(VLSI一般 : ISSCC2004特集)
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 2線2相論理回路方式ASDDL/ASD-CMOSの論理合成手法
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ダイナミック電源雑音波形を考慮したデジタル信号遅延変動解析
- 大規模デジタルLSIのダイナミック電源/グラウンド雑音シミュレーション手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 大規模デジタルLSIのダイナミック電源 : グラウンド雑音シミュレーション手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ダイナミック電源雑音によるデジタル信号遅延変動の評価
- ダイナミック電源雑音によるデジタル信号遅延変動の評価(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- B-20-12 TS-CDMAによる超多重RFIDトランスポンダ向け同期回路の検討(B-20.ユビキタス・センサネットワーク,一般講演)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 超多重RFIDシステムの高位モデル化とバックエンド設計への応用
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- RSA暗号用高速べき乗剰余演算器の設計
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非対称な信号遷移を用いた高速論理回路方式(回路設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 高速ウェル制御回路のダイナミック電源･ウェルノイズの測定および解析方法
- 高速ウェル制御回路のダイナミック電源・ウェルノイズの測定および解析方法(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
- デジタル回路における電源/ウェル雑音の高分解能測定技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- デジタル回路における電源/ウェル雑音の高分解能測定技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチCPUアーキテクチャにおける動作温度を考慮したパワーマネージメント技術
- A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集))
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
- ミックストシグナル回路における基板結合のオンチップモニタリング
- ミックストシグナルLSIのためのオンチップマルチチャネル信号モニタ(アナログ・デジアナ・センサ, 通信用LSI)
- LTE級携帯端末におけるRFIC受信部の低ノイズ化技術 : 近傍磁界ノイズ計測・対策の立場から(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- オンチップ環境擾乱に対するアナログIPコアの診断テストベンチの提案(アナログ,アナデジ混載,RF及びセンサインタフェース回路)