PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計

スポンサーリンク

概要

• 論文の詳細を見る
• 映像情報メディア学会の論文
• 2006-12-14

著者

• 牧 幸生

  三菱電機(株) メモリ事業統括部

• 一法師 隆志

  ルネサステクノロジ 先端デバイス開発部

• 一法師 隆志

  ルネサステクノロジ

• 福岡 一樹

  ルネサステクノロジ

• 五十嵐 康人

  ルネサステクノロジ

• 小澤 治

  ルネサステクノロジ

• 倉石 孝

  ルネサステクノロジ

• 安 義彦

  ルネサステクノロジ

• 石橋 孝一郎

  ルネサステクノロジ

• 牧 幸生

  ルネサステクノロジ 先端デバイス開発部

• 落合 俊彦

  ルネサステクノロジ プラットフォームPJセンター

• 白畑 正芳

  ルネサステクノロジ プラットフォームPJセンター

• 石橋 孝一郎

  (株)ルネサステクノロジ

• 石橋 孝一郎

  (株)日立製作所中央研究所

• 石橋 孝一郎

  ルネサスエレクトロニクス

• 牧 幸生

  ルネサステクノロジ

関連論文

• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
• ソフトエラー耐性を向上させた500MHz動作パイプラインバーストSRAM
• 90-65nmテクノロジーに対応できるオンチップメモリは?
• 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 65nm SoC向け混載SRAMでの動作マージン改善回路
• 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
• 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
• SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
• SOCを低電力化する回路技術とデバイスモデルの課題
• グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
• グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
• グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
• 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 65nm SoC向け混載SRAMでの動作マージン改善回路
• 低電力システムクロック発生回路向け並列位相比較型ディレー・ロックド・ループ(低電力LSI論文小特集)
• 低電力RISCプロセッサ向け2-portキャッシュメモリ
• ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
• 多相PLLを用いた300MHz 4MbウェーブパイプラインCMOS SRAM
• オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
• 大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
• 12.5ns 16Mビット CMOS SRAM
• ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
• 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
• 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
• 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
• 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
• 微細CMOS・ミクストシグナル・システムオンチップにおける基板クロストークを低減するノイズデカップリング回路(VLSI一般 : ISSCC2004特集)
• [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
• 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
• 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
• 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
• 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
• 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
• マルチCPUアーキテクチャにおける動作温度を考慮したパワーマネージメント技術
• A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集))
• 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
• 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
• リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
• リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 90nm以後のプロセスに適応可能な宇宙線への耐性を備えたラッチ回路(VLSI一般 : ISSCC2004特集)
• [招待論文]DAC2003報告 : 低電力技術(プロセス・デバイス・回路・シミュレーション及び一般)
• [招待論文]DAC2003報告 : 低電力技術(プロセス・デバイス・回路シミュレーション及び一般)
• V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
• V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路
• アクティブディキャップを用いた電源共振雑音低減手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー

もっと見る 閉じる

スポンサーリンク