低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM

スポンサーリンク

概要

• 論文の詳細を見る

• 0.5μm BiCMOSプロセスを用いて、3.3V-TTLインタフェース互換の64K×18ビットBiCMOS超高速SRAMを開発した。TFT負荷型メモリセル及びエミッタフォロワ型センスアップの採用により、低電圧動作マージンを拡げ、最小動作電源電圧は2Vを実現した。またライトリカバリの高速化回路を工夫し、書込み直後の読み出しサイクルにおけるアクセス時間の増大を抑えた。試作の結果、Vcc=3.0Vで7.8nsのアクセス時間を達成した。

• 社団法人電子情報通信学会の論文
• 1993-11-26

著者

• 大林 茂樹

  三菱電機(株) メモリ事業統括部

• 牧 幸生

  三菱電機(株) メモリ事業統括部

• 本田 裕己

  三菱電機(株) メモリ事業統括部

• 早坂 隆

  三菱電機(株) メモリ事業統括部

• 細金 明

  三菱電機株式会社ULSI開発研究所

• 栗山 祐忠

  三菱電機株式会社 知的財産権センター

• 広瀬 愛彦

  三菱電機

• 藤野 良幸

  三菱電機

• 石垣 佳之

  三菱電機

• 西村 安正

  三菱電機

• 早坂 隆

  三菱電機

• 栗山 祐忠

  三菱電機LSI研究所

• 細金 明

  三菱電機

• 栗山 祐忠

  三菱電機株式会社 知的財産センター

関連論文

• ソフトエラー耐性を向上させた500MHz動作パイプラインバーストSRAM
• Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
• 3.3V単一電源、16MビットDINOR型フラッシュメモリ
• A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
• 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
• 64Kワ-ド×32ビットパイプラインバ-ストSRAM (特集"半導体") -- (メモリ)
• 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM
• ビット線負荷交互配置構成を用いた5ns32K×8/×9bi-CMOS TTL SRAM
• 融合系Bi-nMOSゲートを用いた同期式256K Bi-CMOS ECL RAM
• 1.8V動作AND型512Mbフラッシュメモリの回路設計 (メモリ・混載メモリ及びIC一般)
• 超低消費電力SRAM用シングルビット線クロスポイントデコード方式
• 第2世代4Mビット低消費電力SRAM
• VLSIメモリの評価用試験プログラム構造およびその適用
• 高速MOSスタティックRAMのアドレスアクセス時間測定法
• HWD(多階層ワ-ド選択)方式を用い,次世代への展望を拓いた4MビットCMOS SRAMの開発 (大容量・超高速にわいた"半導体のオリンピック"ISSCC′90(国際固体回路会議)にみる最新半導体デバイス技術)
• 高速MOSスタティックRAMのチップセレクトアクセス時間測定法
• 2.7V単一電源動作の70ns 16MビットBGO機能付きフラッシュメモリ (特集 システムLSI) -- (メモリLSI(先端メモリコア))

もっと見る 閉じる

スポンサーリンク