超低消費電力SRAM用シングルビット線クロスポイントデコード方式

スポンサーリンク

概要

• 論文の詳細を見る

• 近年、エレクトロニクス製品のポータブル化が加速されており、電池駆動型の電子機器が増加し、これにより低消費電力を特長とするSRAMに対する消費電力低減の要求は一層高まっている。レイアウト面積の増大させることなくカラム電流を低減する新しいアーキテクチャ、シングルビット線クロスポイントデコード(Single bitline Cross-Point cell Activation:SCPA)方式を提案する。また、16MSRAMにおけるSCPAを実証するためのデバイスを0.4μmCMOSプロセスを用いて試作したのでその評価結果もあわせて報告する。

• 社団法人電子情報通信学会の論文
• 1993-05-27

著者

• 村上 修二

  三菱電機lsi研究所

• 穴見 健治

  三菱電機北伊丹製作所

• 西村 安正

  三菱電機

• 浮田 求

  三菱電機LSI研究所

• 山形 整人

  三菱電機LSI研究所

• 西村 安正

  三菱電機LSI研究所

• 栗山 祐忠

  三菱電機LSI研究所

• 浮田 求

  三菱電機 Ulsi開研

• 栗山 祐忠

  三菱電機株式会社 知的財産センター

関連論文

• A-7-12 多結晶シリコン薄膜トランジスタの特性バラツキを利用した人工指紋デバイスの提案
• 人工指紋デバイス : ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
• 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM
• 超低消費電力SRAM用シングルビット線クロスポイントデコード方式
• VLSIメモリの評価用試験プログラム構造およびその適用
• 高速MOSスタティックRAMのアドレスアクセス時間測定法
• HWD(多階層ワ-ド選択)方式を用い,次世代への展望を拓いた4MビットCMOS SRAMの開発 (大容量・超高速にわいた"半導体のオリンピック"ISSCC′90(国際固体回路会議)にみる最新半導体デバイス技術)
• 高速MOSスタティックRAMのチップセレクトアクセス時間測定法
• 大容量SRAMにおけるT型ビット線を用いた階層ビット線構成

スポンサーリンク