VLSIメモリの評価用試験プログラム構造およびその適用

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会エレクトロニクスソサイエティの論文

著者

• 西村 安正

  三菱電機

関連論文

• 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM
• 超低消費電力SRAM用シングルビット線クロスポイントデコード方式
• VLSIメモリの評価用試験プログラム構造およびその適用
• 高速MOSスタティックRAMのアドレスアクセス時間測定法
• HWD(多階層ワ-ド選択)方式を用い,次世代への展望を拓いた4MビットCMOS SRAMの開発 (大容量・超高速にわいた"半導体のオリンピック"ISSCC′90(国際固体回路会議)にみる最新半導体デバイス技術)
• 高速MOSスタティックRAMのチップセレクトアクセス時間測定法

スポンサーリンク