大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
スポンサーリンク
概要
- 論文の詳細を見る
セルサイズの小型化に有利で、しかも低電圧動作、高速動作に適した、新しいセルレイアウト構造を提案している。SRAMセルを構成する、2つのプルダウントランジスターと2つのアクセストランジスターを別々のポリ層で形成し、重ね合わせた。これによりプルダウントランジスターとアクセストランジスターの比を大きく取れるようになり、しかも特性を別々に適正化できるので、セルの安定性を向上するうえで極めて有利となる。またソフトエラー耐性向上のために、TFTのゲート電極をチャネルの上に形成して、そのうえにTFTのゲートを覆うようにVcc配線を設け、両者間で容量を形成した。0.4μmよりやや緩いルールを用いて、7.16μm^2のセルを実現し、高速16MビットSRAMに適用した。
- 社団法人電子情報通信学会の論文
- 1994-05-26
著者
-
池田 修二
日立製作所半導体事業部
-
池田 修二
(株)日立製作所半導体グループ:(現)トレセンティテクノロジーズ
-
石橋 孝一郎
(株)日立製作所中央研究所
-
石橋 孝一郎
ルネサス テクノロジ
-
石橋 孝一郎
日立製作所中央研究所
-
橋本 直孝
日立製作所半導体事業部
-
山中 俊明
日立製作所中央研究所
-
朝山 匡一郎
日立製作所
-
藤田 絵理
日立超LSI
-
吉田 安子
日立製作所
-
小池 淳義
日立製作所
-
目黒 怜
日立製作所
-
吉田 安子
(株)日立製作所半導体グループ
-
山中 俊明
(株)日立製作所中央研究所
-
小池 淳義
(株)日立製作所半導体事業部
-
山中 俊明
日立 中研
-
朝山 匡一郎
日立
関連論文
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- 薄膜の内部応力を考慮したトランジスタ構造の応力解析方法の検討
- 半導体浅溝型素子分離(SGI)構造の酸化反応誘起応力の検討
- 413 半導体浅溝型素子分離構造の酸化誘起応力
- 応力緩和による半導体浅溝型素子分離構造の形状制御
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電力システムクロック発生回路向け並列位相比較型ディレー・ロックド・ループ(低電力LSI論文小特集)
- 低電力RISCプロセッサ向け2-portキャッシュメモリ
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 多相PLLを用いた300MHz 4MbウェーブパイプラインCMOS SRAM
- オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
- 大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
- 12.5ns 16Mビット CMOS SRAM
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- ディープサブミクロンCMOSFET設計における高温RTAのインパクト(ディープサブミクロンMOSトランジスタ技術小特集)
- 超微細CMOSFET設計における高温RTAのインパクト
- 薄膜アモルファスSiスルーチャネルドーピングを用いた0.25μm埋込チャネル型PMOSFET
- 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
- 1ビット線セルを用いた16MビットCMOS・SRAM
- ED2000-129 / SDM2000-111 / ICD-2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- ED2000-129 / SDM2000-111 / ICD2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- ED2000-129 / SDM2000-111 / ICD2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
- 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
- システムLSIを支えるプロセス技術 (特集 最新の半導体技術とその応用) -- (システムLSI技術)
- 新形高性能トランジスタ : β-MOSFET(ディープサブミクロンMOSトランジスタ技術小特集)
- 現代産業のこめ, 半導体産業を支える生産技術(創立100周年記念 これからのつくる技術)
- アクティブディキャップを用いた電源共振雑音低減手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)