1ビット線セルを用いた16MビットCMOS・SRAM

スポンサーリンク

概要

• 論文の詳細を見る

• メモリセル面積がビット線幅に強く依存しないアーキテクチャとして、1ビット線セルを提案した。独立の2本のワード線により駆動する形のメモリセルを用い、この2本のワード線を順次パルス動作させることにより書き込み、また特定のワード線1本を選択し、ビット線とダミービット線の差信号とにより読みだしを可能とする。0.2μmCMOS技術を用いた16MビットSRAMにおいて、アクセス時間15nsを実現した。

• 社団法人電子情報通信学会の論文
• 1993-06-24

著者

• 豊嶋 博

  日立超LSIエンジニアリング(株)

• 高杉 恒一

  日立製作所中央研究所

• 山中 俊明

  日立製作所中央研究所

• 佐々木 勝朗

  日立製作所 (アメリカ)

• 山中 俊明

  (株)日立製作所中央研究所

• 山中 俊明

  日立 中研

• 植田 清嗣

  日立製作所中央研究所

• 豊嶋 博

  (株)日立超LSIエンジニアリング

関連論文

• 多相PLLを用いた300MHz 4MbウェーブパイプラインCMOS SRAM
• オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
• 大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
• パストランジスタ・マルチプレクサを適用した高速54×54ビット乗算器
• ダブルパストランジスタ論理(DPL)を適用した高速32ビットALU
• ディープサブミクロンCMOSFET設計における高温RTAのインパクト(ディープサブミクロンMOSトランジスタ技術小特集)
• 超微細CMOSFET設計における高温RTAのインパクト
• 薄膜アモルファスSiスルーチャネルドーピングを用いた0.25μm埋込チャネル型PMOSFET
• 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
• 1ビット線セルを用いた16MビットCMOS・SRAM
• 167MHz 1Mbit CMOSシンクロナスキャッシュSRAM

もっと見る 閉じる

スポンサーリンク