多相PLLを用いた300MHz 4MbウェーブパイプラインCMOS SRAM
スポンサーリンク
概要
- 論文の詳細を見る
MPUの高速化にともない、キャッシュSRAMの高速化が要求されている。本報告では、300MHzという高速動作を達成できる多相PLLを用いたウェーブパイプライン方式のCMOS SRAM に関して述べる。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
石田 浩
日立超lsiエンジニアリング株式会社
-
石橋 孝一郎
(株)日立製作所中央研究所
-
大木 長斗司
日立超LSIエンジニアリング
-
小宮路 邦広
(株)日立製作所中央研究所
-
豊嶋 博
日立超LSIエンジニアリング(株)
-
南 正隆
(株)日立製作所中央研究所
-
長野 隆洋
(株)日立製作所中央研究所
-
南 正隆
(株)日立製作所半導体事業部半導体開発センタ
-
大木 長斗司
日立超lsiエンジニアリング株式会社
-
豊嶋 博
(株)日立超LSIエンジニアリング
-
小宮路 邦広
(株)日立製作所、半導体事業部
関連論文
- 1.伝票印刷で生き続けるインパクトプリンタ(あの技術は今)
- ハムスター歯周炎モデルにおける加味清胃散(漢方)の歯槽骨吸収抑制効果
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- B-26 10 : 10 ヒト前立腺癌細胞の培養上清中に存在する骨原性細胞分化調節因子について
- ヒト前立腺癌細胞の培養上清中に存在する骨原性細胞分化抑制因子について
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 歯周疾患患者の歯槽骨欠損部に?塞したリン酸カルシウムセメントの臨床評価
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電力システムクロック発生回路向け並列位相比較型ディレー・ロックド・ループ(低電力LSI論文小特集)
- 低電力RISCプロセッサ向け2-portキャッシュメモリ
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 多相PLLを用いた300MHz 4MbウェーブパイプラインCMOS SRAM
- オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
- 大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
- 12.5ns 16Mビット CMOS SRAM
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- ディープサブミクロンCMOSFET設計における高温RTAのインパクト(ディープサブミクロンMOSトランジスタ技術小特集)
- 超微細CMOSFET設計における高温RTAのインパクト
- 薄膜アモルファスSiスルーチャネルドーピングを用いた0.25μm埋込チャネル型PMOSFET
- A-25-17 : 30 TJS-029(加味清胃散)の実験的歯周炎に対する効果
- 1ビット線セルを用いた16MビットCMOS・SRAM
- ラット胎児頭蓋冠由来細胞培養系におけるプロスタグランディンE_2の石灰化促進作用
- 株化ラット歯髄細胞培養上清がラット頭蓋冠由来骨原性細胞の石灰化骨様結接形成に及ぼす効果
- B-5 ニフェジピン誘発性歯肉増殖症モデルラットにおける病理組織学的検索
- 熱変性脱灰骨基質ゼラチン, 熱変性脱灰歯, および架橋コラーゲンの筋肉内移植後に認められた石灰化の組織学的比較
- ラットにおけるニフェジピン誘発性歯肉増殖症の発症機序に関する研究 -増殖部位のアポトーシス関連マーカーの検索-
- 尿路結石患者の歯石沈着指数に関する疫学的検索
- B-15-11 : 30 レチノイン酸が骨芽細胞の分化に及ぼす影響 : 細胞の分化段階で異なる作用について
- B-12-11 : 00 歯石中のカルシウム結合性蛋白に関する研究 : オステオポンティン及びカルプロテクチンの同定
- B-26-17 : 50 ラット歯肉組織中のトランスグルタミナーゼ活性について
- 口呼吸が関連した歯肉炎の長期観察症例
- 電池動作対応低電圧SRAM技術
- 低電圧動作に適したベースバイアス型BiNMOS回路の検討
- 167MHz 1Mbit CMOSシンクロナスキャッシュSRAM
- 微細ポリシリコンパターン上に形成されたチタンシリサイド膜の解析
- アクティブディキャップを用いた電源共振雑音低減手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 1992 IEEE International Electron Devices Meeting (IEDM)
- スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 生活保護の受給期間 : 廃止世帯からみた考察
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)