ED2000-129 / SDM2000-111 / ICD2000-65 量産性に優れた0.18um世代のロジックプロセス技術
スポンサーリンク
概要
- 論文の詳細を見る
0.18um世代のロジックプロセスを開発した。ゲート長は0.14um、ゲート酸化膜厚は電気的に3.2nmである。本技術の特徴は量産性を十分に考慮した事である。浅溝素子分離技術では、スケーリングにおける低応力化の指針を提示している。ソースドレイン形成にはコバルトシリサイドを用いているが、細線効果を抑えるためP+インプラにBF2を用いた。BF2はゲート酸化膜へのボロン漏れを加速するため、ゲート酸化にはNO処理を施している。またデバイス特性の安定化にゲートポリシリコンのグレインサイズコントロールが重要であることを示し、アモルファスデポ後のRTA処理を導入した。配線はAl+SiOFとデュアルダマシンCuを開発した。セルライブラリーの互換性を高めrためAl, Cu同一ルールで設計した。
- 社団法人電子情報通信学会の論文
- 2000-08-18
著者
関連論文
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- 薄膜の内部応力を考慮したトランジスタ構造の応力解析方法の検討
- 半導体浅溝型素子分離(SGI)構造の酸化反応誘起応力の検討
- 413 半導体浅溝型素子分離構造の酸化誘起応力
- 応力緩和による半導体浅溝型素子分離構造の形状制御
- 大容量、低電圧、高速動作に適したSRAMメモリーセル技術Stacked Split Word-line(SSW)セル
- 12.5ns 16Mビット CMOS SRAM
- ED2000-129 / SDM2000-111 / ICD-2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- ED2000-129 / SDM2000-111 / ICD2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- ED2000-129 / SDM2000-111 / ICD2000-65 量産性に優れた0.18um世代のロジックプロセス技術
- 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
- 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
- 新形高性能トランジスタ : β-MOSFET(ディープサブミクロンMOSトランジスタ技術小特集)