[招待論文]DAC2003報告 : 低電力技術(プロセス・デバイス・回路・シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
- 2003-09-22
著者
関連論文
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- 微細CMOS・ミクストシグナル・システムオンチップにおける基板クロストークを低減するノイズデカップリング回路(VLSI一般 : ISSCC2004特集)
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
- マルチCPUアーキテクチャにおける動作温度を考慮したパワーマネージメント技術
- A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集))
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
- 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
- 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
- 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
- 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
- リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
- リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 90nm以後のプロセスに適応可能な宇宙線への耐性を備えたラッチ回路(VLSI一般 : ISSCC2004特集)
- [招待論文]DAC2003報告 : 低電力技術(プロセス・デバイス・回路・シミュレーション及び一般)
- [招待論文]DAC2003報告 : 低電力技術(プロセス・デバイス・回路シミュレーション及び一般)
- V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- アクティブディキャップを用いた電源共振雑音低減手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)