遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-05-19
著者
-
小野内 雅文
日立製作所中央研究所
-
菅野 雄介
日立製作所中央研究所
-
佐圓 真
日立製作所中央研究所
-
小松 成亘
日立製作所中央研究所
-
安 義彦
ルネサスエレクトロニクス
-
石橋 孝一郎
ルネサスエレクトロニクス
関連論文
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 大容量フラッシュメモリの可能性を探る : 進行するフラッシュ革命のインパクト(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- マルチCPUアーキテクチャにおける動作温度を考慮したパワーマネージメント技術
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nm GenericロジックCMOSプロセスを用いたメモリアレイ0.5V動作Asymmetric Three-Tr. Cell(ATC) DRAMの提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路
- アクティブディキャップを用いた電源共振雑音低減手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)