テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー

スポンサーリンク

概要

• 論文の詳細を見る

• フルデジタルで実装やテスト時の使用が容易なダイナミックVdropセンサーを提案する。このセンサーは2.4Kゲート規模で、異なるスタンダードセル種で構成された2つのパスの電圧感度差を活用することで動作する。28nm HKMGプロセスでテストチップを試作しその基本動作を確認した。提案するセンサーはスキャンテスト時の活性化率とピーク電力最適化を評価するのに用いることが出来る。

• 2012-12-10

著者

• 五十嵐 康人

  ルネサステクノロジ

• 五十嵐 康人

  ルネサス エレクトロニクス

• 松下 博明

  ルネサス エレクトロニクス

• 竹内 幹

  ルネサス エレクトロニクス

• 五十嵐 満彦

  ルネサス エレクトロニクス

• 高沢 義生

  ルネサス エレクトロニクス

関連論文

• 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー

スポンサーリンク