90nm世代を迎えたバラツキ設計技術の課題(プロセス・デバイス・回路・シミュレーション及び一般)

概要

論文の詳細を見る
130nm世代以降のLSI設計および製造プロセスにとって、デバイス特性のチップ内バラツキヘの対応が重要な課題となってきている。ハイエンドLSIでは、GHz領域に入ったクロックのタイミングスキュー・マージンが、チップ内バラツキにより一層深刻な影響を受けており、既に大きな問題として取り上げられている。一方低電力LSIに於いても、リーク防止のためにスケーリングに追随できないしきい電圧が、バラツキ問題を顕在化させることが指摘されている。また、90nm時代においては、微細化に関連した特性シフトやバラツキ変動、歩留りが、設計・製造上のおおきな課題として広く認識されてきた。これらの問題点を解決するためには、プロセス要因を考慮した最適設計手法、すなわちDFM(Design for Manufacturability)を目指した考え方が必要になってくる。この、DFMを実現するために必須の技術が、ばらつき、歩留まり、信頼性を定量的かつ大規模・高速に測定できるTEGとその計測・解析システムである。
社団法人電子情報通信学会の論文
2003-09-22