並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
スポンサーリンク
概要
- 論文の詳細を見る
MOSLSIの高集積化が進むに従い、MOSFET特性の標準偏差を簡単に評価する方法が重要になっている。本研究では、同一構造MOSFETを並列接続したものを1つのMOSFETのように取り扱うことによって、簡単にしきい値電圧の標準偏差を測定する方法を提案し、その実現可能性を調べる。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
寺田 和夫
広島市大学院情報科学研究科
-
寺田 和夫
広島市立大学大学院情報科学研究科
-
最上 徹
日本電気(株)マイクロエレクトロニクス研究所
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
寺田 和夫
広島市立大学
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- C-11-4 しきい値電圧ばらつきに対するハロー構造の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-10-5 しきい値電圧バラツキのチャネル寸法依存性(C-10. 電子デバイス,一般セッション)
- C-11-4 コンダクタンス測定によるDDDMOSFETのパラメータ抽出(C-11.シリコン材料・デバイス,一般講演)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路・シミュレーション及び一般)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-3 MOSFET しきい値電圧ばらつき評価用試験回路
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- 新しいDTMOS回路構造の動作評価
- しきい値電圧抽出方法の比較
- オフセットゲートMOSFETの回路モデル
- オフセットMOSFETの実効チャネル長の基板電圧依存性
- オフセットゲートを有するMOSFETの回路シミュレーションモデル
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 実効チャネル長抽出における測定誤差
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- C-11-1 しきい値電圧ばらつきに対するチャネル濃度不均一性の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-11-2 電流の測定データにおけるはずれ値除去の自動化(C-11.シリコン材料・デバイス,一般セッション)
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 26aWZ-6 3次元アトムプローブと陽電子消滅法によるイオン注入不純物の拡散挙動解析(26aWZ 格子欠陥・ナノ構造(半導体),領域10(誘電体格子欠陥,X線・粒子線フォノン))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価