パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路・シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
パラメータ抽出計算に用いるデータのうちデータ曲線の特徴をあらわすものを自動的に取り出す,データ数削減手法を考案した.この手法を非線形最小2乗法と遺伝的アルゴリズムを組み合わせるパラメータ抽出法に実装し, MOSFETのI-V特性に適用した.その結果,データ数が減った分抽出の高速化が可能になり,精度低下も小さいことがわかった.
- 社団法人電子情報通信学会の論文
- 2003-09-22
著者
-
寺田 和夫
広島市大学院情報科学研究科
-
寺田 和夫
広島市立大学大学院情報科学研究科
-
佐藤 修平
広島市立大学大学院情報科学研究科
-
寺内 衛
広島市立大学情報科学部
-
寺田 和夫
広島市立大学
-
寺内 衛
広島市立大学大学院情報科学研究科
-
寺内 衛
広島工業大学情報学部
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- C-11-4 しきい値電圧ばらつきに対するハロー構造の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-10-5 しきい値電圧バラツキのチャネル寸法依存性(C-10. 電子デバイス,一般セッション)
- C-11-4 コンダクタンス測定によるDDDMOSFETのパラメータ抽出(C-11.シリコン材料・デバイス,一般講演)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路・シミュレーション及び一般)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-3 MOSFET しきい値電圧ばらつき評価用試験回路
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- 新しいDTMOS回路構造の動作評価
- しきい値電圧抽出方法の比較
- オフセットゲートMOSFETの回路モデル
- オフセットMOSFETの実効チャネル長の基板電圧依存性
- オフセットゲートを有するMOSFETの回路シミュレーションモデル
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 実効チャネル長抽出における測定誤差
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- C-11-1 しきい値電圧ばらつきに対するチャネル濃度不均一性の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-11-2 電流の測定データにおけるはずれ値除去の自動化(C-11.シリコン材料・デバイス,一般セッション)
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 連続的に切り替わる線形-対数応答特性を有するフォトダイオード型4-Trアクティブピクセルセンサセル
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- 環境問題の現代的課題
- "専門前"教育の重要さ : 初等中等教育の充実こそ急務(プラザ)
- 2階の導関数に対する差分表現法の一提案
- 標準CMOSロジックプロセスで実現する不揮発性化した再構成デバイスの検討 (リコンフィギャラブルシステム)
- "科学""リテラシー"に関する一考察
- 米国のIT覇権
- Linux Communityの変容可能性--public domainモデルに基づくTCADツールベンダのビジネスモデルを例に
- PCバブル--Intel/Microsoftの市場戦略
- ソフトウエアにおけるDRAM支配--DRAM価格トレンドにかんする一考察
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 今、知らなければならないこと : 被曝の被害と防護をめぐる"科学リテラシー"について
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- アーキテクチャレベルシミュレータにおける消費電力推定の研究(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- アーキテクチャレベルシミュレータにおける消費電力推定の研究